丝印：74F112；Package：SOP；DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET

Package Options Include Plastic Small-Outline Packages and Standard Plastic 300-mil DIPs description The SN74F112 contains two independent J-K negative-edge-triggered flip-flops. A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs regardless of the levels of t

文件：566.64 Kbytes 页数：16 Pages

TI

德州仪器

Dual JK Negative Edge-Triggered Flip-Flop

ONSEMI

安森美半导体

Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears

ONSEMI

安森美半导体

Package：16-SOIC（0.154"，3.90mm 宽）；包装：管件 功能：设置（预设）和复位 类别：集成电路（IC） 触发器 描述：IC FF JK TYPE DUAL 1BIT 16SOIC

ONSEMI

安森美半导体

Package：16-SOIC（0.154"，3.90mm 宽）；包装：管件 功能：设置（预设）和复位 类别：集成电路（IC） 触发器 描述：IC FF JK TYPE DUAL 1BIT 16SOIC

ONSEMI

安森美半导体

Package：16-SOIC（0.209"，5.30mm 宽）；包装：卷带（TR） 功能：设置（预设）和复位 类别：集成电路（IC） 触发器 描述：IC FF JK TYPE DUAL 1BIT 16SOP

ONSEMI

安森美半导体