ADSP-21478KSWZ-2A 数字信号处理器和控制器 - DSP, DSC

产品: DSPs

系列: ADSP-21478KSWZ-2A

商标名: SHARC

安装风格: SMD/SMT

封装 / 箱体: SMD/SMT

核心: SHARC

最大时钟频率: 266 MHz

程序存储器大小: 384 kB

工作电源电压: 1.2 V

最小工作温度: - 40 C

最大工作温度: + 85 C

封装: Tray

商标: Analog Devices

数据总线宽度: 32 bit

数据 ROM 大小: 4 Mbit

开发套件: ADZS-21479-EZLITE

高度: 1.4 mm

说明书类型: Fixed/Floating Point

接口类型: DAI, DPI, I2C, SPI, UART

长度: 14 mm

湿度敏感性: Yes

输入/输出端数量: 16 I/O

计时器/计数器数量: 2 Timer

产品类型: DSP - Digital Signal Processors & Controllers

工厂包装数量: 90

子类别: Embedded Processors & Controllers

电源电压-最大: 1.26 V

电源电压-最小: 1.14 V

宽度: 14 mm

单位重量: 1.319 g

ADSP-21478KSWZ-2A SHARC 处理器是SIMD SHARC 系列 DSP 采用 Analog Devices 的超级哈佛建筑。处理器是源代码与 ADSP-2126x、ADSP-2136x、ADSP-2137x、

ADSP-2146x 和 ADSP-2116x DSP 以及第一个SISD（单指令、单数据）模式下的一代 ADSP-2106x SHARC 处理器。这些处理器是 32 位/40 位浮点处理器针对高性能音频应用进行了优化，具有大型片上 SRAM、多个内部总线，以消除 I/O 瓶颈，以及一个创新的数字应用接口 (DAI)。

ADSP-21478KSWZ-2A 处理器。这核心时钟域包含以下特性。

• 两个处理元件（PEx、PEy），每个都包含一个 ALU、乘法器、移位器和数据寄存器文件

• 两个数据地址生成器（DAG1、DAG2）

• 带有指令缓存的程序定序器

• 能够支持 2 × 64 位数据的 PM 和 DM 总线在每个核心处理器周期在内存和核心之间传输

• 一个带引脚排列的周期性间隔定时器

• 片上 SRAM（高达 5M 位）

• 一个用于仿真和边界扫描的JTAG 测试访问端口。

JTAG 通过用户断点提供软件调试，允许灵活的异常处理第 1 页上的 ADSP-2147x 框图还显示了外围时钟域（也称为 I/O 处理器），其中包含以下功能：ADSP-21478KSWZ-2A

• IOD0（外设 DMA）和 IOD1（外部端口 DMA）用于 32 位数据传输的总线

• 用于核心连接的外围和外部端口总线

• 带有异步存储器接口的外部端口(AMI) 和 SDRAM 控制器

• 4 个用于脉冲宽度调制 (PWM) 控制的单元

• 1 个内存到内存 (MTM) 单元，用于内部到内部记忆转移ADSP-21478KSWZ-2A

• 数字应用接口，包括四个精度

时钟发生器 (PCG)、输入数据端口 (IDP/PDAP)

对于串行和并行互连，一个 S/PDIF

接收器/发送器、四个异步采样率转换器、八个串行端口、一个移位寄存器和一个灵活的

信号路由单元（DAI SRU）。

• 数字外设接口，包括两个定时器，一个 2-有线接口，1个UART，2个串行外设接口(SPI)、两个精密时钟发生器 (PCG)、三个脉冲宽度调制 (PWM) 单元和灵活的信号路由单元 (DPI SRU)。如第 5 页的 SHARC 内核框图所示，处理器使用两个计算单元来提供显着的与以前的 SHARC 处理器相比，性能提高DSP算法的范围。凭借其 SIMD 计算硬件，处理器可以执行 1.8 GFLOPS，运行速度为300兆赫。ADSP-21478KSWZ-2A

家族核心架构

处理器在汇编级别与代码兼容

ADSP-2146x、ADSP-2137x、ADSP-2136x、ADSP-2126x、

ADSP-21160 和 ADSP-21161，以及第一代

ADSP-2106x SHARC 处理器。 ADSP-2147x 与 ADSP-2126x、ADSP-2136x、ADSP2137x、ADSP-2146x 和 ADSP-2116x SIMD SHARC 处理器具有相同的架构特性

SIMD 计算引擎ADSP-21478KSWZ-2A

处理器包含两个计算处理元件

作为单指令多数据（SIMD）运行

引擎。处理元素称为 PEX 和 PEY

每个都包含一个 ALU、乘法器、移位器和寄存器文件。

PEX 始终处于活动状态，PEY 可以通过设置

MODE1 寄存器中的 PEYEN 模式位。 SIMD 模式允许

处理器在两个处理中执行相同的指令

元素，但每个处理元素在不同的

数据。这种架构在执行数学密集型方面很有效

DSP算法。ADSP-21478KSWZ-2A

SIMD 模式也会影响数据在

内存和处理元件，因为两倍的数据

需要带宽来维持计算操作

处理元素。因此，进入 SIMD 模式也会使内存和处理之间的带宽加倍

元素。使用 DAG 在 SIMD 中传输数据时

模式下，每个内存或寄存器文件访问都会传输两个数据值。

外部 SDRAM 支持 SIMD 模式，但 AMI 不支持。

独立的并行计算单元

在每个处理元件内是一组计算单元。

计算单元由算术/逻辑单元组成

(ALU)、乘法器和移位器。这些单元在一个周期内执行所有操作。每个处理内的三个单元

元素并行排列，最大限度地提高计算量

吞吐量。单条多功能指令并行执行

ALU 和乘法运算。在 SIMD 模式下，并行

ALU 和乘法器运算发生在两个处理元件中。这些计算单元支持 IEEE 32 位单精度浮点，

40 位扩展精度浮点和 32 位定点数据格式。

定时器ADSP-21478KSWZ-2A

处理器包含一个核心定时器，可以产生周期性

软件中断。核心定时器可以配置为使用

FLAG3 作为定时器到期信号。

数据寄存器文件

每个处理单元都包含一个通用数据寄存器文件。寄存器文件在计算之间传输数据

单元和数据总线，并存储中间结果。这些

10 端口、32 寄存器（16 个主要，16 个辅助）寄存器文件，

结合处理器的增强型哈佛架构，

允许计算单元之间不受约束的数据流和

内部存储器。 PEX 中的寄存器称为

R0–R15，在 PEY 中为 S0–S15。

上下文切换ADSP-21478KSWZ-2A

许多处理器的寄存器都有辅助寄存器

可以在中断服务期间激活以实现快速上下文

转变。寄存器文件中的数据寄存器，DAG 寄存器，

并且乘法结果寄存器都有辅助寄存器。

主寄存器在复位时处于活动状态，而辅助寄存器

寄存器由模式控制寄存器中的控制位激活。

通用寄存器ADSP-21478KSWZ-2A

通用寄存器可用于通用任务。这

USTAT (4) 寄存器允许简单的位操作（设置、清除、

用于所有外围控制和状态的切换、测试、异或）

寄存器。ADSP-21478KSWZ-2A

数据总线交换寄存器 (PX) 允许数据通过

在 64 位 PM 数据总线和 64 位 DM 数据总线之间，或

在 40 位寄存器文件和 PM/DM 数据总线之间。这些

寄存器包含处理数据宽度差异的硬件。

指令和四个操作数的单周期取指

该处理器具有增强的哈佛架构

数据存储器 (DM) 总线传输数据，程序存储器 (PM) 总线传输指令和数据具有独立的程序和数据存储器

ADSP-21478KSWZ-2A

高性能 32 位/40 位浮点处理器

针对高性能音频处理进行了优化

单指令多数据 (SIMD) 计算

建筑学ADSP-21478KSWZ-2A

片上存储器——高达 5M 位的片上 RAM，4M 位的

片上 ROM

TAS5720ATDAPRQ1

TCAN1043DMTRQ1

TCAN1051VDRBRQ1

TCAN1051VDRQ1

TMS5700432APZQQ1R

TPIC44L01DBR

TPIC7710QPAPRQ1

TPS53315RGF

SPC560P50L5CEFAR

MCF5208CVM166

ATMEGA328PB-MUR

ATSAMV71J21B-AABTVAO

S9S12XS128J1MAE

TPS92638QPWPRQ1

TPS65300QRHFRQ1

TPS745125PQWDRBRQ1

TPS74534PQWDRBRQ1

TPS7B6350-Q1

TPS7B6850QPWPRQ1

高达 300 MHz 的工作频率

符合汽车应用要求。