1 × 160 MHz Power Architecture?e200z4 Dual issue，

32位处理器

—单精度浮点操作

- 8kb指令缓存和4kb数据缓存

-有效代码的可变长度编码(VLE)

密度的改进

?1 x 80 MHz Power Architecture?e200z2单问题，

32位处理器

—使用可变长度编码(VLE)

显著减少代码大小占用空间

?结束到结束ECC

-所有的总线主，例如，核心，产生一个

单错校正，双错检测

(SECDED)代码为每个总线事务

—SECDED包含64位数据和29位地址