Dual P-Channel, Digital FET

General Description These dual P-Channel logic level enhancement mode MOSFET are produced using Fairchild Semiconductor’s advanced PowerTrench process that has been especially tailored to minimize on-state resistance. This device has been designed especially for low voltage applications as a repl

文件：123.67 Kbytes 页数：5 Pages

Fairchild

仙童半导体

Dual P-Channel Enhancement Mode MOSFET

Application Battery protection » Load switch Power management « Power Supply Converter Circuits

文件：2.37476 Mbytes 页数：4 Pages

TECHPUBLIC

台舟电子

Dual P-Channel, Digital FET

文件：217.71 Kbytes 页数：9 Pages

Fairchild

仙童半导体

双 P 沟道，数字 FET，-20 V，-0.5 A，780 mΩ

这些双P沟道逻辑电平增强模式MOSFET采用飞兆半导体先进的PowerTrench工艺生产，这一先进工艺是专为最大限度地降低导通阻抗而定制的。 该器件特别为低电压应用设计，以替代双极数字晶体管和小信号MOSFET。 -0.5A，-20V\n RDS(ON) = 780 mΩ @ VGS = -4.5V\n RDS(ON) = 1200 mΩ @ VGS = -2.5V\n 电平栅极驱动要求极低，从而可在3V电路中直接运行(VGS(th)< 1.5 V)\n 紧凑的工业标准SC70-6表面贴装封装;

ONSEMI

安森美半导体

双 P 沟道，PowerTrench® MOSFET，-20 V，-0.5 A，307 mΩ

这些双P沟道逻辑电平增强模式MOSFET采用飞兆半导体的先进工艺生产，这一先进工艺是专为最大限度地降低通态电阻而定制的。 此类器件专为双极数字晶体管和小信号MOSFET而设计 •-0.5A，-20V\n•RDS(ON) = 780 mΩ @ VGS = -4.5V\n•RDS(ON) = 1200 mΩ @ VGS = -2.5V\n•极低电平的栅极驱动要求允许直接在3V电路中运行(VGS(TH)< 1.5V)。\n•栅-源齐纳二极管可增强耐静电放电能力（>1.4kV人体模型）。\n•紧凑的工业标准SC-70-6表面贴装封装。;

ONSEMI

安森美半导体