LMK04228 Ultra-Low Noise, JESD204B-Compliant Clock Jitter Cleaner With Dual-Loop PLLs

文件：1.7168 Mbytes 页数：91 Pages

TI

德州仪器

具有双环 PLL 的超低噪声时钟抖动消除器

LMK04228 器件是支持 JEDEC JESD204B 且在业界具有高性能的时钟调节器。\n\nPLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。\n\nLMK04228 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、保持模式和可根据输出调节的模拟和数字延迟，是提供灵活的高性能时钟树的理想器件。 • JEDEC JESD204B 支持 \n• 156fs RMS 抖动（12kHz 至 20MHz）\n• 245.76MHz 时具有 –162.5dBc/Hz 本底噪声\n• PLL2 提供多达 14 个差动器件时钟 \n• 最高时钟输出频率：1.25GHz\n• PLL1 提供缓冲的 VCXO 或晶体输出 \n• 双环路 PLLatinum™锁相环 (PLL) 架构\n• 多达 3 个冗余输入时钟 \n• 无中断切换和 LOS\n• 集成低噪声晶体振荡器电路\n• PLL2 \n• 相位检测器频率高达 155MHz\n• 两个集成低噪声 VCO\n• 50% 占空比输出分配，1 ;

TI

德州仪器

丝印：K04228NKD；Package：WQFN；LMK04228 Ultra-Low Noise, JESD204B-Compliant Clock Jitter Cleaner With Dual-Loop PLLs

文件：1.7168 Mbytes 页数：91 Pages

TI

德州仪器

丝印：K04228NKD；Package：WQFN；LMK04228 Ultra-Low Noise, JESD204B-Compliant Clock Jitter Cleaner With Dual-Loop PLLs

文件：1.7168 Mbytes 页数：91 Pages

TI

德州仪器

Package：64-WFQFN 裸露焊盘；包装：托盘 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC CLOCK BUFFER/DRIVER

TI

德州仪器

Package：64-WFQFN 裸露焊盘；包装：托盘 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：CLOCKING IC

TI

德州仪器