SK海力士副总裁李圭（音译）近日在学术会议中披露，集团正在积极推进混合键合技术在HBM上的创新应用，目前相关研发已进入实质性阶段，预计最早将在HBM4E上落地。
据悉，随着客户对HBM带宽、能效和集成度的要求不断提升，混合键合技术有望成为满足这些诉求的关键工艺。除了在HBM产品上应用，这一技术未来也有望拓展至3D DRAM和NAND Flash等存储领域。
SK海力士另一位副总裁姜志浩（音译）表示，目前的研发模式是先分别制造DRAM单元区域和外围电路区域，再通过混合键合技术将二者结合，形成3D结构，从而有望突破2D DRAM在电路缩小上的物理瓶颈。NAND闪存也可采用类似架构，提升堆叠层数，实现更高容量与性能。
SK海力士今年还将实现12层堆叠的HBM4量产，并及时向客户提供HBM4E新品，稳固在高带宽存储领域的行业地位。
公司还透露，1c工艺凭借卓越性能与成本优势，已应用于新一代的HBM、LPDDR6、GDDR7等核心存储产品，为客户持续创造差异化价值。业内普遍认为，SK海力士即将量产的HBM4E有望首次采用1c nm制程的32Gb DRAM裸片。
从生产端来看，SK海力士1c nm DRAM工艺良率近期已提升至约80%，较去年下半年有大幅进步。通常DRAM量产良率到达80%~90%后便具备大规模出货条件，这也意味着SK海力士的1c nm工艺已进入成熟量产阶段。
混合键合的工艺流程大致为：让两片芯片覆盖介电材料如二氧化硅，并嵌入铜制接点，随后对准并贴合，在加热处理下完成铜接点的连接。这种技术省去了传统的微凸块环节，使得可堆叠的层数与厚度明显增加，从而优化了芯片的结构与散热，提升数据传输速度，有助于解决芯片层间翘曲等问题。
行业分析机构TrendForce指出，存储芯片三巨头在面对堆叠高度、I/O密度和散热需求时，已共同确定将在HBM5 20层堆叠时代全面采用混合键合工艺。
混合键合技术在闪存行业同样受到关注。以长江存储为例，其“晶栈（Xtacking）”混合键合方案已实现突破，为NAND Flash市场带来创新竞争力。目前长江存储已批量出货第五代3D TLC NAND闪存，该产品拥有294层结构（其中232层为有源区），是目前量产的3D NAND中堆叠层数与密度最高的，采用了该公司的自研混合键合方案。
今年2月，有韩媒报道，三星与长江存储签署专利授权协议，获得了对方的3D NAND混合键合相关专利。该专利核心在于通过将CMOS外围和NAND阵列分别制造，在封装阶段再利用混合键合实现晶圆间的直接连接，不再依赖传统凸点工艺，使互连间距缩小至10μm及以下。三星计划将这一技术应用于V10代NAND新品，预计今年下半年投入批量生产，堆叠层数有望提升至420-430层。由于行业专利壁垒，未来包括SK海力士在内的厂商，如要实现400层以上的高堆叠NAND产品，预计也需要获得相关专利授权。
综上，混合键合技术正加速推动HBM和3D NAND等存储产品的工艺升级与产业变革，有助于持续提升存储芯片领域的国际竞争力。
