可编程逻辑EPM7160STC100-10 ?7000设备包含32到256个宏单元，可编程逻辑EPM7160STC100-10 这些宏单元被组合成16个宏单元组，称为逻辑阵列块(实验室)。可编程逻辑EPM7160STC100-10 每个宏单元都有一个可编程和/固定或阵列，以及一个可配置的寄存器，可编程逻辑EPM7160STC100-10 具有独立的可编程时钟、时钟启用、清除和预置功能。为了构建复杂的逻辑函数，可编程逻辑EPM7160STC100-10 每个宏单元都可以使用可共享的扩展器产品项和高速并行扩展器产品项进行补充，每个宏单元最多可以提供32个产品项。
MAX 7000系列提供可编程的速度/功率优化。可编程逻辑EPM7160STC100-10 设计中速度关键的部分可以在高速/全功率下运行，而其余部分在低速/低功率下运行。这一速度/功率优化功能，使设计师能够配置一个或多个宏套管运行在50%或更低的功率，而只添加一个名义的时间延迟。MAX 7000E和MAX 7000S设备还提供了一个选项，可以降低输出缓冲器的旋转速度，在非速度临界信号切换时最小化噪声瞬态。所有MAX 7000设备(44引脚设备除外)的输出驱动程序均可设置为3.3 v或5.0 v运行，允许MAX 7000设备用于混合电压系统。
MAX 7000系列由Altera开发系统支持，它是提供原理图、文本(包括VHDL、Verilog HDL和Altera硬件描述语言(AHDL))和波形设计输入、编译和逻辑综合、仿真和时序分析以及设备编程的集成包。该软件提供了EDIF 2 0 0和3 0 0 0，LPM， VHDL， Verilog HDL，以及其他接口，用于其他行业标准的PC和基于unix工作站的EDA工具的额外设计输入和仿真支持。该软件运行在基于windows的个人电脑上，以及Sun SPARCstation和HP 9000系列700/800工作站上。
有关开发工具的更多信息，请参见MAX+PLUS II可编程逻辑开发系统和软件数据表，以及Quartus可编程逻辑开发系统和软件数据表。MAX 7000架构包含以下元素:逻辑阵列块、宏单元、扩展器产品术语(可共享和并行)、可编程互连阵列、I/O控制块
每个可编程寄存器可以在三种不同的模式:
■由全球时钟信号。这种模式实现了最快的时钟输出性能。■由一个全局时钟信号，并由一个有源高时钟启用。这种模式为每个触发器提供了支持，同时仍然可以实现全局时钟的快速时钟到输出性能。■由一个带乘积项的阵列时钟实现。在这种模式下，触发器可以由隐藏的宏孔或I/O引脚发出的信号进行计时。
在EPM7032、EPM7064和EPM7096设备中，全局时钟信号可以从专用时钟pin GCLK1获得，如图1所示。在MAX 7000E和MAX 7000S设备中，有两个全局时钟信号可用。如图2所示，这些全局时钟信号可以是全局时钟插脚GCLK1或GCLK2的真或补。
