毅创腾供应 5M80ZE64C5N 嵌入式 - CPLD（复杂可编程逻辑器件）
可编程类型 系统内可编程
延迟时间 tpd（1）最大值 7.5ns
电源电压 - 内部 1.71 V ~ 1.89 V
逻辑元件/块数 80
宏单元数 64
栅极数 -
I/O 数 54
工作温度 0°C ~ 85°C
安装类型 表面贴装
封装/外壳 64-TQFP 裸露焊盘
供应商器件封装 64-EQFP（7x7）
公司一贯坚持“诚信经营，信誉第一，货真价实，互利共赢”的经营方针。这也是我们公司赢得老客户并与之长期合作的宗旨。
深圳市毅创腾电子科技有限公司
ALTERA专线: 86-755-83210909
电话（Tel）: 86-755-83213361 / 83219286 / 83210801 / 83216735 / 83616256 / 82725535
全国统一服务热线：400-055-6968
传真（Fax）: 86-755-83231283
企业Q Q: 2355507165 2355507163
找IC,尽在IC专卖店（http://www.ic137.com） 亚太地区原装正品专卖商城 ！
官网：http://www.szyctdz.net/
标准模式
在标准模式下，可以在一个Stratix V ALM中实现两个功能，或者一个6输入功能。
来自LAB本地互联的多达八个数据输入是组合逻辑的输入。
ALM能够支持某些完全独立的功能组合，以及具有共同输入的多种功能的组合。
进位链提供了算术或者共享算术模式中专用加法器之间的快速进位功能。
StratixV器件中的2-bit进位选择功能使ALM中的进位链传播延迟减少了一半。进位链能够开始于LAB
中的第一个ALM或者第五个ALM。最终的carry-out信号会被传输到ALM中，在此ALM中驱动到本
地、行或列互联。
当实现高扇进(highfan-in)算术功能时，要避免器件中一小块区域内的布线拥塞，连接到下一个LAB
之前，LAB能够支持仅使用LAB的上半部或者下半部的进位链。这样，LAB中的ALM另半部可用于
实现正常模式中较窄的扇进功能。使用第一个LAB中的上面五个ALM的进位链传输到列中下一个
LAB中的ALM的上半部。使用第一个LAB中的下面五个ALM的进位链传输至列中下一个LAB中的
ALM的下半部。您可以旁路LAB列的上半部和MLAB列的下半部。
Quartus II Compiler通过自动将LAB连接在一起来创建超过20个ALM长的进位链(算术或者共享算术
模式的10个ALM)。要增强布局布线，长进位链需要纵向运行，从而实现到TriMatrix存储器和DSP
模块的快速水平连接。进位链能够持续运行直到全列。
增强算术模式中共享算术链使ALM能够实现3输入加法器，这样可以显著降低用于实现大型加法器
树或者相关器功能的必要资源。
共享算术链可以开始于LAB中的第一个或者第六个ALM。
与进位链类似，相隔LAB列中的共享算术链的上半部和下半部能够被旁路。这一性能使得共享算术
链通过LAB中的一半ALM进行级联，而剩下的一半用于较窄扇进功能。在每个LAB中，列的上半部
是可旁路的；而在MLAB中,列的下半部是可旁路的。
QuartusIICompiler通过自动将LAB连接在一起来创建超过20个ALM长的共享算术链(算术或者共享
算术模式中的10个ALM)。要增强布局布线，需要长共享算术链纵向运行，从而快速水平连接到
TriMatrix存储器和DSP模块。共享算术链能持续运行直到全列。
LAB功耗管理方法
下面的技术用于管理LAB中的静态及动态功耗：
• 为降低AC功耗，在ALM加法器未被使用时，QuartusII会强制所有的加法器输入保持在低电平。
• StratixVLAB运行在高性能或者低功耗模式。QuartusII根据设计的要求自动为LAB选择相应的模
式，从而优化速度与漏电之间的综合标准。
毅创腾热卖库存：
EP1C20F400C7N
EP1C20F400C8
EP1C20F400I7N/C6N
EP1C20F400I8
EP1C20F400I8N
EP1C20F400C8N
EP1C3T100
EP1C3T100C6
EP1C3T100C6N
EP1C3T100C8
EP1C3T100C8N
EP1C3T100I7N
EP1C3T100I8N
EP1C3T144C6N
EP1C3T144C7N
EP1C3T144C8N
EP1C3T144I6
EP1C3T144I7
