EP2S60F484I4N
介绍Stratix®II FPGA家族是基于一个1.2V，90 nm，所有层的铜
SRAM的过程和特点的新的最大化逻辑结构
性能，使设备密度接近180000
等效逻辑单元（莱斯）。Stratix II器件提供高达9兆位
片上，要求trimatrix™内存，内存密集型
应用和最多到96个数字信号处理器块，最多至384（18位18位）
高效地实现高性能滤波器的乘法器
其他数字信号处理功能。各种高速外部存储器接口
支持，包括双数据速率（DDR）SDRAM、DDR2
SDRAM，RLDRAM II，四数据速率（QDR）II SRAM、单数据
率（SDR）SDRAM。Stratix II器件支持多种I/O标准
随着1吉比特每秒（Gbps）的支持源同步
DPA电路信号。Stratix II器件提供一个完整的时钟
管理解决方案，内部时钟频率高达550兆赫
和12个锁相环（PLL）。Stratix II器件也
业界第一个FPGA与解密配置的能力
使用高级加密标准（AES）算法的比特流
保护设计。
Stratix II the features the following features：家庭offers
■15600到179 400当量1–1 SLE；see table
■创新新的自适应逻辑模块（和其他），the basic
积木of the Stratix II架构的性能，maximizes
和资源的使用效率
■（up to 9383040比特字节RAM 1172880 available without）
还原逻辑资源
■记忆由三块RAM trimatrix学院实施“订单”维大小.
真正的双端口存储器和第一，在第一出（FIFO）Buffer
■高速DSP块提供dedicated implementation of
multipliers（up to在450 MHz）的积累，多功能，和
有限脉冲响应（FIR）滤波器
■能与全局时钟资源的16对24 clocking装置区
■支持动态网络控制块时钟使时钟/ disable，
时钟网络allows which to Power Down减少电力
在用户消费模式
■up to 12 PLL（锁相环PLL的快速增强四和八）装置
提供的可编程扩频带宽切换点，，，
实时reconfiguration PLL倍频，和高级
shifting和相
特征
■支持众多的单端和差分I/O标准
■高速差分I/O支持与1-Gbps的DPA电路
性能
■支持高速网络和通信总线
标准包括并行RapidIO，SPI - 4相2（POS-PHY
4级），™HyperTransport技术，和sfi-4
■支持高速外部存储器，包括DDR和DDR2
SDRAM，RLDRAM II，QDR II SRAM和SDR SDRAM
■支持多种知识产权的宏功能
®Altera MegaCore功能和Altera宏合作伙伴
程序（amppsm）宏功能
■支持使用配置数据的安全设计
加密
■支持远程配置更新
