OMAPL137-HT中文资料高温低功耗 C674x 浮点 DSP + Arm 处理器 - 高达 456MHz数据手册TI规格书

描述 Description

OMAPL137 是一款基于ARM926EJ-S 和C674x DSP 内核的低功率应用处理器它的功耗大大低于DSP 的 TMS320C6000 平台上的其它产品。

OMAPL137 使原设备生产商(OEM) 和原设计厂商(ODM) 能够快速将特有强健操作系统支持、丰富的用户 接口、和在完全集成混合处理器解决方案的最大灵活性内范围内具有高处理性能的器件推向市场。

OMAPL137 的双核架构提供了DSP 和精简指令集计算机(RISC) 技术优势，这些技术包含高性能 TMS320C674x DSP 内核和一个ARM926EJ-S 内核。

ARM926EJ-S 是32 位RISC 处理器内核，可执行32 位或16 位指令和处理32 位、16 位或8 位数据。该 内核采用流水线结构，因此处理器和存储器系统的所有部件能够连续运作。

ARM 内核具有一个协处理器15 (CP15)、保护模块、和具有表格后援缓冲器的数据和程序内存管理单元 (MMU)。它具有分离的16k 字节指令高速缓存和16k 字节数据高速缓存。这两种高速缓存均与虚拟索引虚 拟标签(VIVT) 四路关联。另外，ARM 内核还具有一个8kB RAM （矢量表） 和64kB ROM。

OMAPL137 DSP 内核使用1 个两级基于闪存的架构。1级程序高速缓存(L1P) 是32kB 直接映射高速缓 存，而1 级数据高速缓存(L1D) 则为32kB 两路组相关高速缓存。2 级程序高速缓存(L2P) 包含一个 256KB 的内存空间，为程序空间和数据空间所共用。L2 内存可被配置为映射内存、高速缓存或这两者的组 合。虽然DSP L2 可由ARM 或系统中的其他主机进行存取，但另外还提供了供其他主机使用的128kB RAM 共享内存，而不会影响DSP 的性能。

外设集包括：1 具有管理数据输入/输出(MDIO) 模块的10/100 Mb/s 以太网MAC (EMAC)；2 个内部集成电 路(I2C) 接口；3 个分别具有16/12/4 个串行器和FIFO 缓冲器的多通道音频串口(McASP)；2 个分别可进 行配置的64 位通用定时器（其中1 个可被配置为安全装置）；1 个可配置的16 位主机端口接口(HPI)；高 达8 通道的具有可编程中断/时间生成模式的16 引脚通用输入/输出(GPIO)，与其它外设复用；3 个UART 接口（其中一个具有RTS 和CTS）；3 个32 位增强型捕捉(eCAP) 模块外设，此外设可被配置为3 个捕 捉输入或者3 个辅助脉宽调制器(APWM) 输出；2 个32 位增强型正交脉冲(eQEP) 外设；和2 个外部存储 器接口；1 个用于速度较慢内存或者外设的异步和SDRAM 外部存储器接口(EMIFA)，和1 个用于SDRAM 的较快速内存接口(EMIFB)。

以太网介质访问控制器(EMAC) 在OMAP-L137 和网络之间提供了1 个高效端口。EMAC 支持10Base-T 和100Base-TX，即半双工或全双工模式中的10M 比特/秒(Mbps) 和100Mbps。此外，还为PHY 配置提 供了一个管理数据输入/输出(MDIO) 接口。

HPI，I2C，SPI，USB1.1 和USB2.0 端口使得器件可以很容易地控制外设器件和/或者与主机处理器间的通 信。

丰富的外设集提供了控制外围设备以及与外部处理器进行通信的能力。如需了解每种外设的详细信息，请查 阅本文件后面的有关章节以及相关联的外设参考指南。

此器件有一个用于包括此ARM 和DSP 的完整开发集。这个开发集包括C 编译器，1 个用于简化编程和时 序安排的DSP 汇编优化器，和1 个Windows® 调试器接口，此接口用于源代码执行的可视性。

特性 Features

• 重点内容
• 300MHz ARM926EJ-S 精简指令集 (RISC) MPU
• TMS320C674x 定点/浮点 VLIW DSP 内核
• 128k 字节 RAM 共享内存
• 2 个外部存储器接口模块
• 2 个串行外设接口 (SPI)
• 2 个主/从内部集成电路
• 具有集成型物理层 (PHY) (USB1) 的 USB 1.1 开放式主机控制器接口 （OHCI）（主机）
• 应用范围
• 测试和测量
• 医疗测量
• 潜孔钻井业
• 软件支持
• 芯片支持库和 DSP 库
• ARM926EJ-S 核心
• DSP 指令扩展
• ARM Jazelle 技术
• ARM9 内存架构
• 此 C67x+ 和 C64x+ ISA 拓展集。
• 可寻址字节（8/16/32/64 位数据）
• 位域提取、设定、清空
• 紧凑 16 位指令
• C674x 2 级高速缓存存储器架构
• 32K 字节 L1D 数据 RAM/高速缓存
• 灵活 RAM/高速缓存分区（L1 和 L2）
• 增强型直接内存访问控制器 3 (EDMA3)：
• 32 个独立 DMA 通道
• 可编程传输突发尺寸
• TMS320C674x™ 定点/浮点 VLIW DSP 内核
• 64 个通用寄存器（32 位）
• 支持 32 位整数，SP（IEEE 单精度 / 32 位）和DP（IEEE 双精度 / 64 位）浮点
• 每周期支持多达 2 个浮点（SP 或者 DP）近似倒数或者平方根运算
• 2 个乘法功能单元
• 2 SP x SP -> SP 每时钟
• 2 SP x DP -> DP 每 3 个时钟
• 定点乘法每时钟支持 2 个 32 x 32 位乘法，4个16 x 16 位乘法，或者 8 个 8 x 8 位乘法，和复杂乘法
• 指令压缩减少代码尺寸
• 模块环路运行的硬件支持
• 对于错误检测和程序重定向的额外支持
• 128k 字节 RAM 共享内存
• 2 个外部存储器接口：
• NOR（8/16 位宽数据）
• 具有 128MB 地址空间的 16 位 SDRAM
• 扩展内存接口 B (EMIFB)
• 3 个可配置 16550 字节 UART 模块：
• 只在 UART0 上有自动流量控制信号 (CTS，RTS)
• 16x 或者 13x 过度采样选项
• LCD 控制器
• 具有安全数据 I/O (SDIO) 的 MMC/SD 接口
• 一个具有针对高带宽的 16 位宽多路复用地址/数据总线的主机端口接口 (HPI)
• 2 个独立可编程实时单元 (PRU) 内核
• 每内核 4K 字节指令 RAM
• 为了省电，可通过软件将 PRU 子系统 (PRUSS) 关闭
• 标准电源管理机制
• 在一个单一 PSC 时钟选通域下的完整子系统
• 专用中断控制器
• 具有集成型 PHY (USB1) 的 USB 1.1 OHCI （主机）
• USB 2.0 高速/全速客户端
• 端点 0 （控制）
• 3 个多通道音频串行端口：
• 支持时分复用 (TDM)，I2S，和相似格式
• 用于发送和接收的 FIFO 缓冲器
• 10/100 Mb/s 以太网 MAC (EMAC)：
• 精简的介质无关接口 (RMII) 介质无关接口
• 具有 32kHz 振荡器及分离电源轨的实时时钟
• 1 个 64 位通用定时器（可配置为 2 个 32 位定时器）
• 3 个增强型脉宽调制器 (eHRPWM)：
• 6 个单边，6 个双边对称或者 3 个双边不对称输出
• 高频载波的 PWM 斩波
• 3 个 32 位增强型捕捉模块 (eCAP)：
• 高达 4 个事件时间戳的单脉冲捕捉
• 2 个 32 位增强型正交编码器脉冲模块 (eQEP)
• 高温 (175°C) 应用
• 社区资源
• TI 嵌入式处理器维客