DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP

Dual JK Negative Edge-Triggered Flip-FlopThe MC74AC113/74ACT113 consists of two high-speed completely independent transition clocked JK flip-flops. The clocking operation is independent of rise and fall times of the clock waveform. The JK design allows operation as a D flip-flop (refer to MC74AC74/7

恩XP

恩智浦

Package：14-SOIC（0.209"，5.30mm 宽）；包装：卷带（TR） 类别：集成电路（IC） 门和反相器 描述：IC GATE AND 3CH 3-INP SOEIAJ-14

ONSEMI

安森美半导体

Package：14-DIP（0.300"，7.62mm）；包装：卷带（TR） 类别：集成电路（IC） 门和反相器 描述：IC GATE AND 3CH 3-INP 14DIP

ONSEMI

安森美半导体

Package：14-DIP（0.300"，7.62mm）；包装：卷带（TR） 类别：集成电路（IC） 门和反相器 描述：IC GATE AND 3CH 3-INP 14DIP

ONSEMI

安森美半导体