1:5 Differential LVPECL/LVECL/HSTL Clock and Data Driver

General Description The MAX9315 low-skew, 1-to-5 differential driver is designed for clock and data distribution. This device allows selection between two inputs. The selected input is reproduced at five differential outputs. The differential inputs can be adapted to accept a single-ended input b

文件：125.57 Kbytes 页数：11 Pages

Maxim

美信

1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器

MAX9315是低扭曲、1:5差分驱动器，设计用于时钟和数据分配。这种器件允许选择两路输入之一。所选择的输入再生5路差分输出。差分输入经过调整后，可以允许单端输入，只需将片上VBB电源接到一个输入端作为参考电压即可。\n\n MAX9315具有低输出到输出扭曲(20ps)的特点，尤其适合于通过背板或电路板上的时钟和数据分配。在与差分HSTL和LVPECL信号接口时，这些器件工作在+2.375V至+3.8V的电源范围，能够实现在+2.5V或+3.3V标称电源的系统中，进行高性能的时钟或数据分配。与差分LVECL接口时，这些器件工作在-2.375V至-3.8V的电源范围。\n\n • 工作在差分HSTL/LVPECL下时，电源为+2.375V至+3.8V\n• 工作在差分LVECL下时，电源为-2.375V至-3.8V \n• 两路可选择的差分输入\n• 同步输出使能/禁止\n• 20ps输出至输出扭曲\n• 360ps传输延迟\n• 在1.5GHz下，保证400mV差分输出 \n• 为单端输入提供片上基准电压\n• 输入开路时，输入偏置为低\n• 引脚兼容于MC100LVEP14;

ADI

亚德诺

1:5 Differential LVPECL/LVECL/HSTL Clock and Data Driver

General Description The MAX9315 low-skew, 1-to-5 differential driver is designed for clock and data distribution. This device allows selection between two inputs. The selected input is reproduced at five differential outputs. The differential inputs can be adapted to accept a single-ended input b

文件：125.57 Kbytes 页数：11 Pages

Maxim

美信

Package：20-TSSOP（0.173"，4.40mm 宽）；包装：托盘 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1.5GHZ 20TSSOP

AD

亚德诺

Package：20-TSSOP（0.173"，4.40mm 宽）；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1.5GHZ 20TSSOP

AD

亚德诺