1:5 Clock Driver with Selectable LVPECL Inputs/Single-Ended Inputs and LVDS Outputs

General Description The MAX9310A is a fast, low-skew 1:5 differential driver with selectable LVPECL inputs and LVDS outputs, designed for clock distribution applications. This device features an ultra-low propagation delay of 340ps with 48mA of supply current. Features ♦ Guaranteed 1.0GHz Opera

文件：176.33 Kbytes 页数：11 Pages

Maxim

美信

1:5 Clock Driver with Selectable LVPECL Inputs/Single-Ended Inputs and LVDS Outputs

General Description The MAX9310A is a fast, low-skew 1:5 differential driver with selectable LVPECL inputs and LVDS outputs, designed for clock distribution applications. This device features an ultra-low propagation delay of 340ps with 48mA of supply current. Features ♦ Guaranteed 1.0GHz Opera

文件：176.33 Kbytes 页数：11 Pages

Maxim

美信

1:5时钟驱动器，可选择LVPECL输入/单端输入与LVDS输出

MAX9310A是一种快速，低扭曲1:5差分驱动器，具有可选的LVPECL输入和LVDS输出,设计应用于时钟分配。这种器件的特点是具有340ps的极低传输延迟和48mA的电源电流。\n\n MAX9310A工作在3V至3.6V电源范围，适用于3.3V系统。通过2:1输入多路复用器，选择两路差分输入中的一路。输入选择是由CLKSEL引脚控制。\n\n 这种器件也具有同步使能功能的特点。MAX9310A的LVPECL输入可由差分或单端信号驱动。提供一个参考电压输出VBB，以便应用于单端输入，此器件也可接收差分HSTL信号。\n\n MAX9310A提供节省空间的20引 • 保证1.0GHz工作频率\n• 8.0ps输出至输出扭曲\n• 340ps传输延迟\n• 接收LVPECL和差分HSTL输入\n• 同步输出使能/禁止\n• 两路可选择的差分输入\n• 3V至3.6V电源电压\n• 用于单端工作的片内参考电压\n• ESD保护：±2kV (人体模型)\n• 输入开路时,输入偏置电阻驱动输出为低;

ADI

亚德诺

Package：20-TSSOP（0.173"，4.40mm 宽）；包装：卷带（TR） 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1GHZ 20TSSOP

AD

亚德诺

Package：20-TSSOP（0.173"，4.40mm 宽）；包装：卷带（TR） 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1GHZ 20TSSOP

AD

亚德诺