LMK04832中文资料具有双环路且符合 JESD204B 标准的超低噪声时钟抖动消除器数据手册TI规格书

描述 Description

LMK04832 是一款具有超高性能的时钟调节器，不但支持 JEDEC JESD204B，而且与 LMK0482x 器件系列引脚兼容。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模式下工作（使用或不使用 SYSREF 生成或时钟恢复）。PLL2 可以使用内部或外部 VCO 工作。

LMK04832 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、动态数字延迟和保持模式，是提供灵活的高性能时钟树的理想器件。

特性 Features

• 最高时钟输出频率：3255MHz
• 超低噪声，2500MHz 时：
• 64fs RMS 抖动（100Hz 至 20MHz）
• 超低噪声，3200MHz 时：
• 67fs RMS 抖动（100Hz 至 100MHz）
• PLL2
• –128dBc/Hz PLL 1/f
• 两个集成 VCO：2440 至 2580MHz 和 2945 至 3255MHz
• 多达 14 个差动器件时钟
• 最多 1 个缓冲 VCXO/XO 输出
• 1-1023 CLKout 分频器
• SYSREF 时钟 25ps 阶跃模拟延迟
• PLL1 保持模式
• 支持 105°C PCB 温度（在散热焊盘上测量）