LP2996-N和LP2996A是线性总线终端调节器，旨在满足SSTL-2的JEDEC要求。当调节输出电压等于VDDQ / 2时，输出(VTT)能够击穿电流并产生电流。输出级的设计，以保持良好的负荷调节，同时防止拍摄通过。LP2996-N和LP2996A还包括两个不同的电源轨道，将模拟电路与电源输出级分开。这允许一个分裂轨道的方法，以减少内部功耗。它还允许LP2996-N为DDR2-SDRAM提供终端解决方案，而LP2996A支持DDR3SDRAM和DDR3L-SDRAM内存。TI推荐LP2998和LP2998- q1适用于所有需要在零下温度下运行的DDR应用程序。

7.4设备功能模式

7.4.1启动

在启动VDDQ时，误差放大器感知到输出电压较低，并对通过元件进行硬驱动，产生较大的涌流。如果这个涌流太大，设备就会由于内部电流限制而关闭并重新启动。在启动过程中防止大涌电流的两种解决方案:1。降低VDDQ的转化率。当VDDQ的转换速度快(大约60μs)，输入电流可以达到超过超过设备的电流限制从而导致重启。如果≥300μs VDDQ启动转换速率，侵入电流可以降低90%限制输入冲击电流低于500 ma。2. 在某些情况下，无论是使用线性稳压器还是开关稳压器，系统设计人员对VDDQ电压转换速率几乎没有控制。一些降压调压器没有软启动功能。VDDQ电压源只需要18μA电流使DDRII终止电压。因此，在VDDQ引脚处放置RC滤波器可以方便地提高输出电压的转换速率，允许电容充电电流缓慢上升。为了使VDDQ电压损失最小，必须仔细选择电阻器值。使用100Ω电阻使VDDQ电源电压损失降至1.8 mV，因为当前通过VDDQ只有18μA DDRIII配置。

有关启动期间涌流的更多信息，请参见限制DDR终止调节器的涌流(SNVA758)。

7.4.2正常运行

该设备包含一个高速运算放大器，以提供良好的响应负载瞬态。在应用程序中，根据DDR-SDRAM终止的要求，输出级可在提供1.5-A连续电流和瞬态峰值高达3a的情况下防止射穿。LP2996-N和LP2996A还包括一个VSENSE引脚，以提供更好的负载调节和VREF输出作为芯片组和调光器的参考。参见电气特性和应用信息。

7.4.3关闭

LP2996-N和LP2996A具有主动低关机(SD)引脚，提供暂停到RAM (STR)功能。当SD被拉低时，VTT输出三态提供高阻抗输出，但VREF保持活动。在这种模式下，通过较低的静止电流可以获得节能的优势。在关闭期间，VTT不能暴露在电压超过AVIN。关闭销断言低静态电流的LP2996-N LP2996A滴，然而，VDDQ总是保持恒定阻抗100 kΩ生成内部参考。因此，要计算关机时的总功率损失，必须同时考虑两种电流。关闭销也有一个内部上拉电流，因此，要打开部分，关闭销可以连接到AVIN或保持打开状态。