Rising Edge Data Strobe LVDS Receiver 28-Bit Channel Link 66 MHz

文件：2.10211 Mbytes 页数：29 Pages

TI

德州仪器

DS90CR285/DS90CR286 3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

文件：1.19143 Mbytes 页数：25 Pages

TI

德州仪器

3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

文件：378.63 Kbytes 页数：17 Pages

NSC

国半

DS90CR285/DS90CR286 3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

文件：1.19143 Mbytes 页数：25 Pages

TI

德州仪器

DS90CR285/DS90CR286 3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

文件：1.19143 Mbytes 页数：25 Pages

TI

德州仪器

DS90CR285/DS90CR286 3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

文件：1.19143 Mbytes 页数：25 Pages

TI

德州仪器

DS90CR285/DS90CR286 3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

文件：1.19143 Mbytes 页数：25 Pages

TI

德州仪器

+3.3V 上升沿数据选通 LVDS 28 位汽车类 Channel Link 接收器 - 66MHz

The DS90CR286A receiver converts the four LVDS data streams back into parallel 28 bits of LVCMOS data. Also available is the DS90CR216A receiver that converts the three LVDS data streams back into parallel 21 bits of LVCMOS data. The outputs of both receivers strobe on the rising edge.The receiver L • 20 to 66 MHz Shift Clock Support\n• Best–in–Class Set and Hold Times on Rx Outputs\n• Rx Power-Down Mode 7 kV (HBM), > 700 V (EIAJ)\n• Compatible with TIA/EIA-644 LVDS Standard\n• Operating Temperature: −40°C to 85°C\n• Automotive Q Grade Available – AEC-Q100 Grade 3 Qualified;

TI

德州仪器

3.3V 上升沿数据选通信号 LVDS 接收器 28 位 Channel Link 66MHz

DS90CR286AT-Q1 接收器可将四条 LVDS（低压差分信令）数据流转换回 28 位并行 LVCMOS 数据。接收器数据在输出时钟的上升沿输出选通信号。 接收器 LVDS 时钟的工作速率为 20MHz 至 66MHz。DS90CR286AT-Q1 会锁相至输入 LVDS 时钟、对 LVDS 数据线路上的串行位流进行采样、然后将其转换为 28 位并行输出数据。在 66MHz 的传入时钟速率下，每条 LVDS 输入线路均以 462Mbps 的位速率运行，最大吞吐量达 1.848Gbps。 DS90CR286AT-Q1 器件的接收器输出拥有更长的数据有效时间，相比上一代接收器有显著提升。DS • 20MHz 至 66MHz 移位时钟支持\n• 接收器输出时钟的占空比为 50%\n• 接收端输出拥有出色的建立和保持时间\n• 66MHz（最差情况下）时的接收功耗;

TI

德州仪器

+3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link-66 MHz

General Description\nThe DS90CR285 transmitter converts 28 bits of LVCMOS/LVTTL data into four LVDS (Low Voltage Differential Signal ing) data streams. A phase-locked transmit clock is transmit ted in parallel with the data streams over a fifth LVDS link. Every cycle of the transmit clock 28 bits of ■ Single +3.3V supply\n■ Chipset (Tx + Rx) power consumption7 kV\n■ Operating Temperature: −40˚C to +85˚C;

TI

德州仪器