DRA724数据手册TI中文资料规格书

描述 Description

DRA72x（“Jacinto™6 Eco”）信息娱乐 应用 处理器在与 Jacinto 6 器件相同的架构上开发而成，可满足现代信息娱乐汽车体验的密集处理需求。

DRA72x 器件可向上扩展至 DRA74x 器件，且整个系列都具有引脚兼容性，方便原始设备制造商 (OEM) 和原始设计制造商 (ODM) 快速实施新型连接技术、语音识别和音频流式传输等特性。Jacinto 6 和 Jacinto 6 Eco 器件通过其极具灵活性的全集成混合处理器解决方案，可实现较高的处理性能。

编程功能可通过单核 Arm® Cortex®-A15 RISC CPU（具有 Neon™扩展）和 TI C66x VLIW 浮点 DSP 内核实现。借助 Arm®处理器，开发人员能够将控制函数与在 DSP 和协处理器上编程的其他算法分离开来，从而降低系统软件的复杂性。

此外，TI 提供一整套针对 Arm®和 DSP 的开发工具，其中包括 C 语言编译器和一个可查看源代码执行情况的调试界面。

每个器件都具有加密加速特性。高安全性 (HS) 器件上还支持所有其他安全 特性，包括安全引导支持、调试安全性和可信执行环境支持。有关 HS 器件的更多信息，请联系您的 TI 代表。

DRA72x Jacinto 6 Eco 处理器系列器件符合 AEC-Q100 标准。

特性 Features

• 专为信息娱乐应用设计的 架构
• 支持视频、图像和图形处理
• 全高清视频（1920 × 1080p，60fps）
• 多个视频输入和视频输出
• 2D 和 3D 图形

• Arm® Cortex®-A15 微处理器子系统
• C66x 浮点 VLIW DSP 内核
• 目标代码与 C67x 和 C64x+ 完全兼容
• 每周期最多 32 次 16 x 16 位定点乘法

• 片上 L3 RAM 高达 512KB
• 3 级 (L3) 和 4 级 (L4) 互连
• DDR3/DDR3L 外部存储器接口 (EMIF) 模块
• 最高支持 DDR3-1333 (667MHz)
• 高达 2GB 的单芯片选择

• 双核 Arm® Cortex®-M4 图像处理单元 (IPU)
• IVA-HD 子系统
• 显示子系统
• 具有 DMA 引擎和多达 3 条管线的显示控制器
• HDMI™编码器：兼容 HDMI 1.4a 和 DVI 1.0

• 2D 图形加速器 (BB2D) 子系统
• Vivante®GC320 内核

• 视频处理引擎 (VPE)
• 单核 PowerVR™SGX544 3D GPU
• 一个视频输入端口 (VIP) 模块
• 支持多达四个复用输入端口

• 通用存储器控制器 (GPMC)
• 增强型直接存储器存取 (EDMA) 控制器
• 双端口千兆位以太网交换机
• 多达两个外部端口

• 十六个 32 位通用计时器
• 32 位 MPU 看门狗计时器
• 六个高速内部集成电路 (I2C™) 端口
• HDQ/单线®接口
• 10 个可配置 UART/IrDA/CIR 模块
• 4 个多通道串行外设接口 (McSPI)
• 四线串行外设接口 (QSPI)
• 媒体本地总线子系统 (MLBSS)
• 实时时钟子系统 (RTCSS)
• SATA 接口
• 8 个多通道音频串行端口 (McASP) 模块
• 超高速 USB 3.0 双重角色器件
• 高速 USB 2.0 双重角色器件
• 高速 USB 2.0 On-The-Go
• 4 个多媒体卡/Secure Digital®/Secure Digital Input Output 接口 (MMC™/SD®/SDIO)
• 具有两个 5Gbps 通道的 PCI-Express®(PCIe®) 版本 3.0 子系统
• 一个与第 2 代兼容的双通道端口
• 或两个与第 2 代兼容的单通道端口

• 双控制器局域网 (DCAN) 模块
• CAN 2.0B 协议

• MIPI®摄像头串行接口 2 (CSI-2)
• 多达 215 个通用 I/O (GPIO) 引脚
• 器件安全 特性
• 硬件加密加速器和 DMA
• 防火墙
• JTAG 锁定
• 安全密钥
• 安全 ROM 和引导
• 客户可编程的密钥（器件版本 2.1）

• 电源、复位和时钟管理
• 支持 CTool 技术的片上调试
• 28nm CMOS 技术
• 23mm × 23mm、0.8mm 间距、760 引脚 BGA (ABC)