ADC368x 18-bit 0.5 to 65-MSPS Low Noise Ultra-low Power Dual Channel ADC

1 Features • Dual channel ADC • 18-bit 10, 25, 65 MSPS ADC • Noise floor: -160 dBFS/Hz • Low power and optimized power scaling: 53 mW/ch (10 MSPS) to 94 mW/ch (65 MSPS) • Latency: 1-2 clock cycles • 18-bit, no missing codes • INL/DNL: ±7/ ±0.7 LSB (typical) • Reference: external or intern

文件：5.67705 Mbytes 页数：85 Pages

TI

德州仪器

ADC368x 18-bit 0.5 to 65-MSPS Low Noise Ultra-low Power Dual Channel ADC

文件：4.43597 Mbytes 页数：73 Pages

TI

德州仪器

ADC368x 18-bit 0.5 to 65-MSPS Low Noise Ultra-low Power Dual Channel ADC

文件：5.01183 Mbytes 页数：75 Pages

TI

德州仪器

ADC368x 18-bit 0.5 to 65-MSPS Low Noise Ultra-low Power Dual Channel ADC

文件：5.03782 Mbytes 页数：75 Pages

TI

德州仪器

双通道、18 位、10MSPS、低噪声、超低功耗、低延迟 ADC

ADC3681、ADC3682、ADC3683 (ADC368x) 属于低噪声、超低功耗、18 位、65MSPS 高速双通道 ADC 系列器件。该器件可实现超低噪声性能和 -160dBFS/Hz 的噪声频谱密度，还具有出色的线性度和动态范围。ADC368x 可提供出色的直流精度以及中频采样支持，因此适合各种应用。高速控制环路受益于低至仅一个时钟周期的低延迟。该 ADC 在 65Msps 下的功耗仅为每通道 94mW，且其功耗随采样率减小而降低。\n\nADC368x 使用串行 LVDS (SLVDS) 接口输出数据，可更大限度减少数字互连的次数。该器件提供双通道、单通道和半通道选项。ADC36 • 双通道 ADC\n• 本底噪声：-160dBFS/Hz\n• 延迟：1-2 个时钟周期\n• INL/DNL：±7/±0.7LSB（典型值）\n• 输入带宽：900 MHz (3dB)\n• 片上数字滤波器（可选） \n• 32 位 NCO\n• 串行 LVDS 数字接口（2 线、1 线和 1/2 线）\n• 频谱性能 (fIN = 5MHz)： \n• SFDR：89dBc HD2、HD3\n• 频谱性能 (fIN = 20 MHz)： \n• SFDR：85dBc HD2、HD3\n• SFDR：97dBFS 最严重毛刺;

TI

德州仪器

丝印：AZ3681；Package：WQFN；ADC368x 18-bit 0.5 to 65-MSPS Low Noise Ultra-low Power Dual Channel ADC

1 Features • Dual channel ADC • 18-bit 10, 25, 65 MSPS ADC • Noise floor: -160 dBFS/Hz • Low power and optimized power scaling: 53 mW/ch (10 MSPS) to 94 mW/ch (65 MSPS) • Latency: 1-2 clock cycles • 18-bit, no missing codes • INL/DNL: ±7/ ±0.7 LSB (typical) • Reference: external or intern

文件：5.67705 Mbytes 页数：85 Pages

TI

德州仪器

丝印：AZ3681；Package：WQFN；ADC368x 18-bit 0.5 to 65-MSPS Low Noise Ultra-low Power Dual Channel ADC

1 Features • Dual channel ADC • 18-bit 10, 25, 65 MSPS ADC • Noise floor: -160 dBFS/Hz • Low power and optimized power scaling: 53 mW/ch (10 MSPS) to 94 mW/ch (65 MSPS) • Latency: 1-2 clock cycles • 18-bit, no missing codes • INL/DNL: ±7/ ±0.7 LSB (typical) • Reference: external or intern

文件：5.67705 Mbytes 页数：85 Pages

TI

德州仪器