K4H560838E技术资料参数批发供应三星-114ic电子网

首页 >K4H560838E>规格书列表

型号	下载订购	功能描述	制造商上传企业	LOGO
K4H560838E	文件：214.45 Kbytes Page：24 Pages	DDR SDRAM 256Mb E-die (x4, x8) 文件：214.45 Kbytes 页数：24 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-TCA0	文件：669.27 Kbytes Page：53 Pages	128Mb DDR SDRAM Features • Double-data-rate architecture; two data transfers per clock cycle • Bidirectional data strobe(DQS) • Four banks operation • Differential clock inputs(CK and CK) • DLL aligns DQ and DQS transition with CK transition • MRS cycle with address key programs -. Read latency 2, 2.5 ( 文件：669.27 Kbytes 页数：53 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-TCA2	文件：669.27 Kbytes Page：53 Pages	128Mb DDR SDRAM Features • Double-data-rate architecture; two data transfers per clock cycle • Bidirectional data strobe(DQS) • Four banks operation • Differential clock inputs(CK and CK) • DLL aligns DQ and DQS transition with CK transition • MRS cycle with address key programs -. Read latency 2, 2.5 ( 文件：669.27 Kbytes 页数：53 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-TCB0	文件：669.27 Kbytes Page：53 Pages	128Mb DDR SDRAM Features • Double-data-rate architecture; two data transfers per clock cycle • Bidirectional data strobe(DQS) • Four banks operation • Differential clock inputs(CK and CK) • DLL aligns DQ and DQS transition with CK transition • MRS cycle with address key programs -. Read latency 2, 2.5 ( 文件：669.27 Kbytes 页数：53 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-TLA0	文件：669.27 Kbytes Page：53 Pages	128Mb DDR SDRAM Features • Double-data-rate architecture; two data transfers per clock cycle • Bidirectional data strobe(DQS) • Four banks operation • Differential clock inputs(CK and CK) • DLL aligns DQ and DQS transition with CK transition • MRS cycle with address key programs -. Read latency 2, 2.5 ( 文件：669.27 Kbytes 页数：53 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-TLA2	文件：669.27 Kbytes Page：53 Pages	128Mb DDR SDRAM Features • Double-data-rate architecture; two data transfers per clock cycle • Bidirectional data strobe(DQS) • Four banks operation • Differential clock inputs(CK and CK) • DLL aligns DQ and DQS transition with CK transition • MRS cycle with address key programs -. Read latency 2, 2.5 ( 文件：669.27 Kbytes 页数：53 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-TLB0	文件：669.27 Kbytes Page：53 Pages	128Mb DDR SDRAM Features • Double-data-rate architecture; two data transfers per clock cycle • Bidirectional data strobe(DQS) • Four banks operation • Differential clock inputs(CK and CK) • DLL aligns DQ and DQS transition with CK transition • MRS cycle with address key programs -. Read latency 2, 2.5 ( 文件：669.27 Kbytes 页数：53 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-GC/LA2	文件：244.04 Kbytes Page：24 Pages	256Mb E-die DDR SDRAM Specification 60Ball FBGA (x4/x8) 文件：244.04 Kbytes 页数：24 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-GC/LB0	文件：244.04 Kbytes Page：24 Pages	256Mb E-die DDR SDRAM Specification 60Ball FBGA (x4/x8) 文件：244.04 Kbytes 页数：24 Pages	SAMSUNG 三星	SAMSUNG
K4H560838E-GC/LB3	文件：244.04 Kbytes Page：24 Pages	256Mb E-die DDR SDRAM Specification 60Ball FBGA (x4/x8) 文件：244.04 Kbytes 页数：24 Pages	SAMSUNG 三星	SAMSUNG

详细参数

型号：
K4H560838E
制造商：
SAMSUNG
制造商全称：
Samsung semiconductor
功能描述：
DDR SDRAM 256Mb E-die(x4, x8)

供应商	型号	品牌	批号	封装	库存	备注	价格
深圳市益百分电子有限公司	K4H560838E-TCB3	SEC	04+	TSSOP	2890	全新原装进口自己库存优势	询价
深圳市弘为电子有限公司	K4H560838E-TCB0	SAMSUNG	24+	TSOP	200	原装现货假一罚十	询价
深圳市凌旭科技有限公司	K4H560838E-TCB3	SAMSUNG	2016+	TSOP	9000	只做原装,假一罚十,公司可开17%增值税发票!	询价
齐创科技(上海,北京,青岛)有限公司	K4H560838E-TCB0	SAMSUNG	23+	TSOP	5000	原装正品,假一罚十	询价
上海专毅电子科技有限公司	K4H560838E-TCB3	SEC	17+	TSSOP	9988	只做原装进口,自己库存	询价
深圳市佳鑫美电子科技有限公司	K4H560838E-TCB	SAMSUNG	25+	TSOP	2789	原装优势!绝对公司现货!	询价
深圳市宝芯创电子有限公司	K4H560838E-TCB0	SAMSUNG/三星	2026+	TSOP	33080	全新原装现货,可出样品,可开增值税发票	询价
深圳市华睿芯科技有限公司	K4H560838E-TCB0	SAMSUNG	24+	TSOP	20000	全新原厂原装，进口正品现货，正规渠道可含税！！	询价
深圳市欧亚佳电子有限公司	K4H560838E-TCB0	SAMSUNG	20+	TSOP	11520	特价全新原装公司现货	询价
艾睿（深圳）半导体有限公司	K4H560838ETCA2	SAM	2447	TSOP1	100500	一级代理专营品牌!原装正品,优势现货,长期排单到货	询价

更多K4H560838E供应商更新时间2026-1-29 9:31:00

客户服务网站合作

Tel：0755 8246 9263
Email：kf＠114ic.com
投诉建议：kf@114ic.com

Copyright © 2003-2026 114ic.com All Rights Reserved 粤ICP备05011613号粤公网安备 44030402000933号