MT47H64M16NF-25EIT
特点
V
DD
= +1.8V ±0.1V, V
DDQ
= +1.8V ±0.1V
JEDEC标准的1.8V的I / O（ SSTL_18兼容）
差分数据选通（ DQS ， DQS ＃ ）选项
4N位预取架构
对于X8重复输出选通（ RDQS ）选项
DLL对齐DQ和DQS转换与CK
8个内部银行的并发操作
可编程CAS延迟（ CL ）
Posted CAS附加延迟（ AL ）
写延时=读延时 - 1tCK
可选的突发长度（ BL ） ： 4或8
可调节的数据输出驱动强度
64毫秒， 8192周期刷新
片上端接（ ODT ）
工业温度（ IT）选项
符合RoHS标准
支持JEDEC的时钟抖动指标
选项
1
•
CON组fi guration
–
256梅格×4 （ 32兆×4× 8银行）
–
梅格128 ×8（ 16梅格×8× 8银行）
–
梅格64 ×16 （ 8梅格×16× 8银行）
•
FBGA封装（无铅） - X16
–
84球FBGA （采用8mm x 12.5毫米）
修订版G，H
•
FBGA封装（无铅） - X4，X8
–
60球FBGA （采用8mm x 11.5毫米）
启摹
•
FBGA封装（无铅） - X4，X8
–
60球FBGA （采用8mm x 10毫米）牧师ħ
•
FBGA封装（无铅焊料） - X16
–
84球FBGA （采用8mm x 12.5毫米）
修订版G，H
•
FBGA封装（无铅焊料） - X4，X8
–
60球FBGA （采用8mm x 11.5毫米）
启摹
•
FBGA封装（无铅焊料） - X4，X8
–
60球FBGA （采用8mm x 10毫米）牧师ħ
•
时间 - 周期时间
–
1.875ns @ CL = 7 （ DDR2-1066 ）
–
为2.5ns @ CL = 5 （ DDR2-800 ）
–
为2.5ns @ CL = 6 （ DDR2-800 ）
–
3.0ns @ CL = 4 （ DDR2-667 ）
–
3.0ns @ CL = 5 （ DDR2-667 ）
–
3.75ns @ CL = 4 （ DDR2-533 ）
•
自刷新
–
标准
–
低功耗
•
工作温度
–
商用（0°C
≤
T
C
≤
85°C)
–
工业（ -40°C
≤
T
C
≤
95°C;
–40°C
≤
T
A
≤
85°C)
–
汽车（ -40°C
≤
T
C
, T
A
≤
105ºC)
