Evaluating the HMC7044 Dual Loop Clock Jitter Cleaner

FEATURES Simple power connection using USB connection and on-board LDO voltage regulators LDOs can be bypassed for power measurements AC-coupled differential SMA connectors SMA connectors for 2 reference Inputs 6 clock outputs 1 VCXO output Microsoft Windows®–based evaluation software with si

文件：860.06 Kbytes 页数：10 Pages

AD

亚德诺

JEDEC JESD204B support

文件：919.87 Kbytes 页数：44 Pages

AD

亚德诺

高性能、3.2 GHz、14输出扇出缓冲器

HMC7043旨在满足多载波GSM和LTE基站设计的要求，并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计\n\n HMC7043提供14路低噪声且可配置的输出，可以灵活地与基站收发台(BTS)系统中的许多不同器件接口，如数据转换器、本振、发射/接收模块、现场可编程门阵列(FPGA)和数字前端ASIC等。 HMC7043可生成符合JESD204B接口要求的多达7个DCLK和SYSREF时钟对。 \n\n 系统设计人员可以生成更少的DCLK和SYSREF对，并针对独立的相位和频率配置其余的输出信号路径。 DCLK和SYSREF时钟输出均可配置为支持CML、LVDS • 支持JEDEC JESD204B \n\n• 低加性抖动： <15 fs rms（2457.6 MHz，12 kHz至20 MHz） \n\n• 极低噪底： -155.2 dBc/Hz (983.04 MHz) \n\n• 最多提供14路LVDS、LVPECL或CML型器件时钟(DCLK) \n•CLKOUTx/CLKOUTx and SCLKOUTx/SCLKOUTx 最高频率达 3200 MHz\n•JESD204B兼容系统参考(SYSREF)脉冲 \n•25 ps模拟延迟和½时钟输入周期数字延迟，14个时钟输出通道各自都能对延迟进行编程 \n\n\n\n\n• 可调噪底与功耗的关系可;

ADI

亚德诺

High-Performance, 3.2 GHz, 14-Output Clock Distributor with JESD204B/JESD204C

FEATURES ► JEDEC JESD204B and JESD204C support ► Low additive jitter:

文件：1.90499 Mbytes 页数：44 Pages

AD

亚德诺

High-Performance, 3.2 GHz, 14-Output Clock Distributor with JESD204B/JESD204C

FEATURES ► JEDEC JESD204B and JESD204C support ► Low additive jitter:

文件：1.90499 Mbytes 页数：44 Pages

AD

亚德诺

High-Performance, 3.2 GHz, 14-Output Clock Distributor with JESD204B/JESD204C

FEATURES ► JEDEC JESD204B and JESD204C support ► Low additive jitter:

文件：1.90499 Mbytes 页数：44 Pages

AD

亚德诺

JEDEC JESD204B support

文件：919.87 Kbytes 页数：44 Pages

AD

亚德诺

JEDEC JESD204B support

文件：919.87 Kbytes 页数：44 Pages

AD

亚德诺

High-Performance, 3.2 GHz, 14-Output Clock Distributor with JESD204B/JESD204C Support

ADI

亚德诺

Package：48-VFQFN 裸露焊盘，CSP；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC FRACT-N PLL W/SWEEPR 48LFCSP

AD

亚德诺