Evaluating the HMC7044 Dual Loop Clock Jitter Cleaner

FEATURES Simple power connection using USB connection and on-board LDO voltage regulators LDOs can be bypassed for power measurements AC-coupled differential SMA connectors SMA connectors for 2 reference Inputs 6 clock outputs 1 VCXO output Microsoft Windows®–based evaluation software with si

文件：860.06 Kbytes 页数：10 Pages

AD

亚德诺

JESD204B clock generation

文件：1.7657 Mbytes 页数：72 Pages

AD

亚德诺

带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器

HMC7044是一款高性能双环路整数N分频抖动衰减器，能够选择参考并生成超低相位噪声的频率，支持配有并行或串行（JESD204B型）接口的高速数据转换器。 HMC7044具有两个可通过SPI选择的整数模式PLL和交叠的片内VCO，调谐范围分别达2.5 GHz和3 GHz。 该器件旨在满足GSM和LTE基站设计的要求，并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计。 HMC7044提供14路低噪声且可配置的输出，可以灵活地与许多不同器件接口，包括数据转换器、现场可编程门阵列(FPGA)和混频器本振(LO)。 \n\n HMC7044的DCLK和SYSREF时钟输出可配置来 • 超低rms抖动： 典型值：44 fs（12 kHz至20 MHz，2457.6 MHz）\n\n• 噪底： −156 dBc/Hz (2457.6 MHz) \n\n• 低相位噪声： −141.7 dBc/Hz（800 kHz时，983.04 MHz输出）\n\n• PLL2最多提供14路LVDS、LVPECL或CML型器件时钟(DCLK) \n\n• CLKOUTx/CLKOUTx和SCLKOUTx/SCLKOUTx最高频率达3200 MHz \n\n\n\n• JESD204B兼容系统参考(SYSREF)脉冲 \n\n• 25 ps模拟延迟和½ VCO周期数字延迟，14个时钟输出通道各;

ADI

亚德诺

Package：68-VFQFN 裸露焊盘，CSP；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC JITTER ATTENUATOR 68LFCSP

AD

亚德诺

Package：68-VFQFN 裸露焊盘，CSP；包装：托盘 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC JITTER ATTENUATOR 68LFCSP

AD

亚德诺