DRA78数据手册TI中文资料规格书

描述 Description

DRA78x 处理器采用 367 焊球、15mm × 15mm、0.65mm 焊球间距（0.8mm 间距规则可用于信号）（通过 Channel™ 阵列 (VCA) 技术实现）、球栅阵列 (S-PBGA) 封装。
此架构旨在昨用经济高效的解决方案，为汽车协处理、混合无线电和放大器应用提供高性能并发性 ， 实现 DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”）、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娱乐处理器系列的全面可扩展性。
此外，TI 提供一整套针对 Arm 和 DSP 的开发工具，其中包括 C 语言编译器和一个实现源代码执行可视化的调试程序接口。
DRA78x Jacinto 6 RSP（无线电音频处理器）系列器件符合 AEC-Q100 标准。
该器件 采用 简化的电源轨映射，这使得低成本电源管理集成电路 (PMIC) 解决方案得以实现。
The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mmspacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array(S-PBGA) package.
The architecture is designed to deliver high-performance concurrencies for automotiveco-processor, hybrid radio and amplifier applications in a cost-effective solution, providing fullscalability from the DRA75x (\"Jacinto 6 EP\" and \"Jacinto 6 Ex\"), DRA74x \"Jacinto 6\", DRA72x\"Jacinto 6 Eco\", and DRA71x \"Jacinto 6 Entry\" family of infotainment processors, includingvoice, HMI, multimedia and smartphone projection modecapabilities.
Additionally, TI provides a complete set of development tools for the Arm, and DSP,including C compilers and a debugging interface for visibility into source code execution.
The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according tothe AEC-Q100 standard.
The device features a simplified power supply rail mapping which enables lower cost PMICsolutions.

特性 Features

• 专为信息娱乐应用设计的 架构

• 多达 2 个 C66x 浮点 VLIW DSP
• 目标代码与 C67x 和 C64x+ 完全兼容

• 每周期最多 32 次 16 × 16 位定点乘法

• 高达 512kB 片上 L3 RAM
• 3 级 (L3) 和 4 级 (L4) 互连
• 存储器接口 (EMIF) 模块
• 支持 DDR3/DDR3L 至 DDR-1066

• 支持 DDR2 至 DDR-800
• 最高支持 2GB
• Dual Arm® Cortex®-M4 (IPU)
• Vision AccelerationPac
• 嵌入式视觉引擎 (EVE)

• 显示子系统
• 采用 DMA 引擎的显示控制器
• CVIDEO/SD-DAC TV 模拟复合输出


• 可生成温度警报的片上温度传感器

• 通用存储器控制器 (GPMC)

• 增强直接存储器存取 (EDMA) 控制器

• 3 端口（2 个外置）千兆以太网 (GMAC) 交换机

• 控制器区域网 (DCAN) 模块
• CAN 2.0B 协议

• 模块化控制器区域网 (MCAN) 模块
• CAN 2.0B 协议


• 8 个 32 位通用计时器

• 3 个 可配置通用异步接收发送器 (UART) 模块

• 4 个多通道串行外设接口 (McSPI)
• 四通道 SPI 接口

• 两个内部集成电路 (I2C) 端口

• 三个多通道音频串行端口 (McASP) 模块

• 多媒体卡/安全数字/安全数字输入输出接口 (MMC™/SD®/SDIO)
• 多达 126 个通用 I/O (GPIO) 引脚

• 电源、复位和时钟管理

• 片上调试，采用 CTool 技术
• 符合汽车级 AEC-Q100 标准

• 15mm × 15mm、0.65mm 间距、367 引脚 PBGA (ABF)
• 可作为看门狗计时器使用的五个实时中断 (RTI) 模块实例
• 8 通道 10 位 ADC
• PWMSS
• 视频和图像处理支持
• 全高清视频（1920 × 1080p，60fps）
• 视频输入和视频输出
• 非视频用途时提供 GPIO 端口支持

• 视频输入端口 (VIP) 模块
• 支持多达 4 个多路复用输入端口

All trademarks are the property of their respective owners.