DRA750数据手册TI中文资料规格书

描述 Description

DRA75x 和 DRA74x (Jacinto 6) 信息娱乐 应用 处理器旨在满足现代车内信息娱乐体验对于处理性能的强烈需求。

该器件使原始设备制造商 (OEM) 和原始设计制造商 (ODM) 得以将创新型连接技术、语音识别和音频流式传输等快速投入实施。Jacinto 6 器件通过其极具灵活性的全集成混合处理器解决方案，可实现较高的处理性能。此外，这些器件不但具有可编程视频处理功能，还融合了高度集成的外设集。

双核 Arm® Cortex®-A15 RISC CPU 配有 Arm®Neon™扩展、TI C66x VLIW 浮点 DSP 内核以及 Vision AccelerationPac（具有 1 个或多个 EVE），可提供编程功能。借助 Arm，开发人员能够将控制函数与在 DSP 和协处理器上编程的其他算法分离开来，从而降低系统软件的复杂性。

此外，TI 提供一整套针对 Arm、DSP 和 EVE 协处理器的开发工具，其中包括 C 语言编译器和一个可查看源代码的调试界面。

DRA75x 和 DRA74x Jacinto 6 处理器系列器件符合 AEC-Q100 标准。

特性 Features

• 专为信息娱乐应用设计的 架构
• 支持视频、图像和图形处理
• 全高清视频（1920 × 1080p，60fps）
• 多个视频输入和视频输出
• 2D 和 3D 图形

• 双核 Arm® Cortex®-A15 微处理器子系统
• C66x 浮点 VLIW DSP 多达两个
• 目标代码与 C67x 和 C64x+ 完全兼容
• 每周期最多 32 次 16 x 16 位定点乘法

• 片上 L3 RAM 高达 2.5MB
• 3 级 (L3) 和 4 级 (L4) 互连
• 两个 DDR2/DDR3/DDR3L 存储器接口 (EMIF) 模块
• 最高支持 DDR2-800 和 DDR3-1066
• 每个 EMIF 支持高达 2GB

• 双核 Arm® Cortex®-M4 图像处理单元 (IPU)
• 多达两个嵌入式视觉引擎 (EVE)
• IVA 子系统
• 显示子系统
• 具有 DMA 引擎和多达 3 条管线的显示控制器
• HDMI™编码器：兼容 HDMI 1.4a 和 DVI 1.0

• 视频处理引擎 (VPE)
• 2D 图形加速器 (BB2D) 子系统
• Vivante®GC320 内核

• 双核 PowerVR®SGX544 3D GPU
• 三个视频输入端口 (VIP) 模块
• 支持多达 10 个多路复用输入端口

• 通用存储器控制器 (GPMC)
• 增强型直接存储器存取 (EDMA) 控制器
• 2 端口千兆以太网 (GMAC)
• 16 个 32 位通用计时器
• 32 位 MPU 看门狗计时器
• 五个内部集成电路 (I2C™) 端口
• HDQ™/单线®接口
• SATA 接口
• MediaLB®(MLB) 子系统
• 10 个可配置 UART/IrDA/CIR 模块
• 4 个多通道串行外设接口 (McSPI)
• 四路 SPI (QSPI)
• 8 个多通道音频串行端口 (McASP) 模块
• 超高速 USB 3.0 双角色器件
• 3 个高速 USB 2.0 双角色器件
• 四个多媒体卡/安全数字/安全数字输入输出接口 (MMC™/SD®/SDIO)
• 具有两个 5Gbps 通道的 PCI-Express®3.0 子系统
• 一个与第 2 代兼容的双通道端口
• 或两个与第 2 代兼容的单通道端口

• 双控制器局域网 (DCAN) 模块
• CAN 2.0B 协议

• 多达 247 个通用 I/O (GPIO) 引脚
• 实时时钟子系统 (RTCSS)
• 器件安全 特性
• 硬件加密加速器和 DMA
• 防火墙
• JTAG®锁
• 安全密钥
• 安全 ROM 和引导

• 电源、复位和时钟管理 (PRCM)
• 支持 CTool 技术的片上调试
• 28nm CMOS 技术
• 23mm × 23mm、0.8mm 间距、760 引脚 BGA (ABC)