PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits (For Low Frequency range)

文件：191.45 Kbytes 页数：8 Pages

TOREX

特瑞仕

CMOS Low Power Consumption

文件：494.81 Kbytes 页数：9 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits(For Low Frequency Range)

文件：477.66 Kbytes 页数：10 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：305.06 Kbytes 页数：12 Pages

TOREX

特瑞仕

内置分频, 倍频电路的PLL时钟发生器

XC25BS5系列是以高频, 低消耗电流工作,内置分频, 倍频电,路的超小型封装PLL时钟发生器。\n内置有分频电路, 倍频PLL电路。能够用微调技术从1,3～2047的分频因子(M),以及6～2047的倍频因子(N)中选择任意值。相对于主时钟(fCLKin)的输出频率Q0为:Q0=fCLKin×N//M。输出频率范围为3MHz～30MHz。Q1端的输出可从主时钟, GND, 比较频率/2, PLL输出频率/2中进行选择。\n对主时钟信号可输入14kHz～35MHz的基准时钟信号。将该主时钟分频,生成比较频率。比较频率范围为12kHz～500kHz。能够通过CE端停止振荡,减少消耗电流。此时, ·时钟输出频率范围：3MHz～30MHz(Q0=fCLKin×N/M)\n·主时钟信号(fO)：12kHz～35MHz\n·分频因子(M)：1、3～2047范围任意选择\n·乘法比(N)：6～2047范围任意选择\n·输出：3态,能够从主时钟, GND, PLL输出频率/2, 比较,频率/2中选择Q1端输出\n·工作电压范围：2.97V～5.5V\n·低消耗电流：CMOS构造,附待机功能 *待机时输出为高阻抗;

Torex

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits(For Low Frequency Range)

文件：477.66 Kbytes 页数：10 Pages

TOREX

特瑞仕

CMOS Low Power Consumption

文件：494.81 Kbytes 页数：9 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：305.06 Kbytes 页数：12 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits(For Low Frequency Range)

文件：477.66 Kbytes 页数：10 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits(For Low Frequency Range)

文件：477.66 Kbytes 页数：10 Pages

TOREX

特瑞仕