TLK10232数据手册开发板套件编程器的评估演示板及套件规格书PDF

描述 Description

TLK10232 是一款双通道多速率收发器，此收发器用于高速双向点到点数据传输系统中。 这个器件支持三个主模式。 它可被用作一个 XAUI 到 10GBASE-KR 的收发器、一个通用 8b/10b 多速率 4:1，2:1，1:1 串行器/解串行器，或者被用在 1G-KX 模式中。 运行在 10GBASE-KR 模式中时，TLK10232 将出现在其低速 (LS) 端数据输入上的 8B/10B 经编码 XAUI 数据流串行化。 经串行化的 8B/10B 经编码数据以 64B/66B 编码格式出现在高速 (HS) 端输出上。 相似的，TLK10232 对出现在其高速端数据输入上的 64B/66B 经编码数据流进行解串操作。 格式为 XAUI 8B/10B 的经解串行化 64B/66B 数据出现在低侧端输出上。 这个模式支持链路协商以及针对扩展长度应用的前向纠错 (FEC)。 当运行在通用 SERDES 模式时，TLK10232 将出现在其低速 (LS) 端数据输入上的 8B/10B 经编码数据流进行 2:1 和 4:1 串化。 经串化的 8B/10B 编码数据出现在高速 (HS) 输出上。 相似的，TLK10232 将出现在其高速端数据输入上的 8B/10B 编码数据流进行 1:2 和 1:4 解串化。 经解串化的 8B/10B 编码数据出现在低速端输出上。 根据串化/解串化比率，低速端数据传输速率范围介于 0.5Gbps 至 5Gbps 之间，而高速端数据传输速率介于 1Gbps 至 10Gbps 之间。还支持 1:1 重定时模式，但是速率限制在 1Gbps 至 5Gbps。 TLK10232 还支持具有 PCS (CTC) 功能的 1G-KX (1.25Gbps) 模式。 通过软件服务开通或者自动协商可启用这个模式。 如果使用了软件服务开通，那么支持的数据传输速率可高达 3.125Gbps。 TLK10232 特有一个内置的交叉点开关，此开关可实现冗余输出和简便的数据重路由。 每个输出端口（高速或低速）能够被配置成输出来自任一器件输入端口的数据。 此切换可通过一个硬件引脚或软件控制来启动，并可被配置成立即切换，或配置成在当前数据包的末尾后出现。 这可在不破坏数据包的情况下实现数据源之间的切换。 低速端和高速端数据输入和输出是具有集成端接电阻器的差分电流模式逻辑 (CML) 类型。 为了支持不同操作，TLK10232 提供了灵活的计时机制。 这些机制包括对使用一个从高速端恢复的外部抖动清除时钟进行计时的支持。 此器件还能够在 10GBASE-KR 和 1GBASE-KX 模式下执行时钟容限补偿 (CTC)，从而实现异步计时。 TLK10232 为自检和系统诊断用途提供低速端和高速端回路模式。TLK10232 具有内置模式生成器和验证器以帮助进行系统测试。 此器件支持不同 PRBS，高/低/混合频率，CRPAT 长/短，CJPAT，和 KR 伪随机测试模式的生成和验证以及方波生成。 低速端和高速端上支持的模式类型取决于所选择的操作模式。 TLK10232 在高速端和低速端都具有一个集成信号损失 (LOS) 检测功能。 在输入差分电压摆幅少于 LOS 置位阀值的条件下，LOS 被置为有效。 TLK10232 的两个通道是完全独立的。 它们可以在不同的基准时钟、不同的数据速率、和不同的串化/解串化比率下运行。 TLK10232 的低速端非常适合与现场可编程栅极阵列 (FPGA)，特定用途集成电路 (ASIC)，媒体访问控制器 (MAC) 或能够处理较低速率串行数据流的网络处理器对接。 高速端非常适合通过光纤、电缆、或者背板接口与远程系统对接。 TLK10232 支持 SFP 和 SFP+ 光模块，以及 10GBASE-KR 兼容背板系统的运行。

特性 Features

• 双通道多速率收发器
• 支持 10GBASE-KR，XAUI，和 1GBASE-KX 以太网标准
• 支持所有数据速率高达 10Gbps 通用公共无线接口 (CPRI) 和开放基站架构协议 (OBSAI)
• 在高速端支持数据速率高达 10.3125Gbps 的多速率串行解串器 (SERDES) 运行，在低速端支持的数据速率高达 5Gbps
• 高速端和低速端上的差分电流模式逻辑 (CML) I/O 接口
• 到背板、无源和有源铜线缆、或者小尺寸可插拔 (SFP)+ 光模块的接口
• 可选基准时钟每通道（带有多输出时钟选项）
• 集成交叉点开关可实现灵活的信号路由和冗余输出
• 支持数据重定时操作
• 支持伪随机二进制序列 (PRBS)，随机测试兼容模板 (CRPAT)，长连续抖动测试图案 (CJPAT)，高/低/混频模式，和 KR 伪随机模式生成以及验证，方波生成
• 两个电源：1.0V（内核），以及 1.5 或 1.8V (I/O)
• 无需电源排序
• 发送去加重功能和接收自适应均衡可允许扩展背板/线缆达到高速端和低速端
• 信号损失 (LOS) 检测
• 支持 10G-KR 链路协商、前向纠错、自动协商
• 超大数据包支持
• JTAG；IEEE 1149.1 测试接口
• 工业标准管理数据输入输出 (MDIO) 控制接口
• 65nm 高级 CMOS 技术
• 工业用环境运行温度（-40°C 至 85°C）
• 功耗：每通道 800mW（标称值）
• 器件封装：13mm x 13mm，144 引脚塑料球状引脚栅格阵列封装 (PBGA)，1mm 焊球间距