SN65LVDS324数据手册集成电路（IC）的专用规格书PDF

描述 Description

SN65LVDS324 是一款 SubLVDS 解串器，其可以恢复字、检测同步代码、将输入 DDR 时钟乘以一个比率以及在时钟上升沿输出并行 CMOS 1.8V 数据。它将主要制造商生产的高清 (HD) 图像传感器间连接的视频流转换为普通处理器能够接受的格式。所支持的像素频率范围为 18.5MHz 至 162MHz - 适合于 VGA 到 1080p60 的分辨率。
支持四种高级模式：Aptina 1 通道 4 信道、Aptina 1 通道 2 信道、Panasonic 2 通道 2 端口以及 Sony LVDS 并行接口。根据表 1，每一个都支持 10/12/14/16 位子模式。每个模式还有一个可配置允许的频率范围，由表 3 寄存器 PLL_CFG 指定。
SN65LVDS324 通过它的 I2C 可编程寄存器进行配置。这个易失性内存必须在加电后写入。为了实现与不同处理器和软件的更广泛兼容性，配置选项包括最高有效位 (MSB) / 最低有效位 (LSB) 输出顺序、同步极性惯例约定、数据转换率和两个输出时序模式（长配置或时钟居中）。TESTMODE_VIDEO 特性设计用于辅助工程开发。最大可允许的数据帧尺寸为 8191 x 8191。
借助于集成的差分输入终端，和 4.5mm x 7mm 的封装尺寸，SN65LVDS324 提供具有格式、功能和成本已优化的差分解决方案。它在环境温度范围介于 -40°C 至 85°C 内运行。

特性 Features

·在视频图像传感器与处理器接口间建立连接
·支持 AptinaHiSPi、Panasonic LVDS 或 Sony LVDS 并行接口；输出 1.8V CMOS 数据（10/12/14/16 位，18.5MHz 至 162MHz）
·超低压差分信令 (SubLVDS) 输入最高支持： ·Sony LVDS 并行接口：·10bpp：1620Mbps
·12bpp：1944Mbps
·Panasonic LVDS 接口：·1 通道 4 信道 12bpp：972Mbps
·1 通道 4 信道 16bpp：1296Mbps
·2 通道 2 端口 12bpp：每通道 486Mbps
·2 通道 2 端口 16bpp：每通道 6408Mbps
·Aptina HiSPi 接口：·1 通道 4 信道 14bpp：1134Mbps
·1 通道 2 信道 12bpp：594Mbps
648Mbps
·集成 100Ω 差分输入端接电阻
·测试图像生成特性
·与 TI 的 OMAP和 DaVinci™ 兼容其中包括 DM385，DM8127，DM36x 和 DMVA
·低功耗 1.8V CMOS 工艺
·可配置的输出约定
·采用 4.5mm x 7mm 球栅阵列 (BGA) 封装

应用 Application

监控摄像机
机器视觉
视频会议
手势识别