PROGRAMMABLE 27-BIT SERIAL-TO-PARALLEL RECEIVER

文件：1.43546 Mbytes 页数：32 Pages

TI

德州仪器

QVGA-HVGA 27 位显示屏串行接口接收器

The SN65LVDS310 receiver deserializes FlatLink 3G-compliant serial input data to 27 parallel data outputs. The SN65LVDS310 receiver contains one shift register to load 30 bits from one serial input and latches the 24 pixel bits and 3 control bits out to the parallel CMOS outputs after checking the p · Serial Interface Technology\n ·Compatible With FlatLink 3G Transmitters (E.g., SN65LVDS305 or SN65LVDS307)\n ·Supports Video Interfaces up to 24-Bit RGB Data and 3 Control Bits Received Over One SubLVDS Differential Data Line\n ·SubLVDS Differential Voltage Levels\n ·Up to 405-Mbps Data Throughput;

TI

德州仪器

PROGRAMMABLE 27-BIT SERIAL-TO-PARALLEL RECEIVER

文件：1.43546 Mbytes 页数：32 Pages

TI

德州仪器

PROGRAMMABLE 27-BIT SERIAL-TO-PARALLEL RECEIVER

文件：1.43546 Mbytes 页数：32 Pages

TI

德州仪器

Package：48-VFBGA；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 功能：解串器 类别：集成电路（IC） 串行器，解串器 描述：IC SRL-PAR RCVR PROG 27BIT 48BGA

TI

德州仪器

Package：48-VFBGA；包装：卷带（TR） 功能：解串器 类别：集成电路（IC） 串行器，解串器 描述：IC SRL-PAR RCVR PROG 27BIT 48BGA

TI

德州仪器