LMK61PD0A2数据手册晶体振荡器谐振器的引脚可配置/可选择振荡器规格书PDF

描述 Description

LMK61PD0A2 是一款超低抖动的 PLLatinumTM 引脚可选振荡器。该振荡器可生成通用基准时钟。 该器件在出厂前进行了预编程，可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC（无连接）进行选择。 输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择，三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。 内部电源调节功能提供出色的电源纹波抑制 (PSRR)，降低了供电网络的成本和复杂性。 该器件由单个 3.3V ± 5% 电源供电。

LMK61PD0A2 是一款超低抖动的 PLLatinumTM 引脚可选振荡器。该振荡器可生成通用基准时钟。 该器件在出厂前进行了预编程，可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC（无连接）进行选择。 输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择，三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。 内部电源调节功能提供出色的电源纹波抑制 (PSRR)，降低了供电网络的成本和复杂性。 该器件由单个 3.3V ± 5% 电源供电。

特性 Features

• 超低噪声、高性能
• 抖动：fOUT > 100MHz 时的典型值为 90fs (RMS)
• 高电源抑制比 (PSRR)：-70dBc，出色的电源抗扰度

• 灵活的输出频率和格式；用户可选择
• 频率：62.5MHz、100MHz、106.25MHz、125MHz、156.25MHz、212.5MHz、312.5MHz
• 格式：低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或高速收发器逻辑 (HSTL)

• 总频率容差：±50ppm
• 内部存储器存储了多个启动配置，可通过引脚控制进行选择
• 3.3V 工作电压
• 工业温度范围（-40ºC 至 +85ºC）
• 7mm x 5mm 8 引脚封装

应用 Application

晶体振荡器、表面声波(SAW)振荡器或芯片振荡器的高性能替换产品
开关、路由器、网卡、基带装置(BBU)、服务器、存储/SAN
测试和测量
医疗成像
现场可编程门阵列(FPGA)，处理器连接