以前芯片由多个IP核心集成后统一封装成单片芯片，而小芯片方法可将来自不同公司设计和封装的小芯片组合在一起，从而构建更为高效和经济的芯片系统。

这种新型设计方法不仅能大大简化芯片设计复杂度，还能有效降低设计和生产成本。

知名市场研究机构Omdia预测，小芯片将在2024年全球市场规模扩大到58亿美元，较2018年的6.45亿美元增长9倍。而长远来看，2035年小芯片市场规模有望增至570亿美元。

一、续命摩尔定律!小芯片时代来了

55年前，被推崇为芯片界“圣经”的摩尔定律预言：当价格不变时，集成电路上可容纳的晶体管数量每隔18-24个月会增加一倍，性能也随之提升一倍。

当年摩尔定律的出现设定了极为关键的技术发展节奏基准，催化了科技市场欣欣向荣，为整个IT行业带来了难以估量的经济价值。

使用先进节点的好处很多，晶体管密度更大、占用空间更少、性能更高、功率更低，但挑战也越来越难以克服。

极小尺寸下，芯片物理瓶颈越来越难以克服。尤其在近几年，先进节点走向10nm、7nm、5nm，问题就不再只是物理障碍了，节点越进化，微缩成本越高，能扛住经济负担的设计公司越来越少。

根据公开报道，28nm节点设计成本约为5000万美元，而到5nm节点，设计总成本已经飙高到逾5亿美元，相当于逾35亿人民币。

而守住摩尔定律，关乎利润最大化，如果研发和生产成本降不下来，那么对于芯片巨头和初创公司来说都将是糟糕的经济负担。

幸运的是，每当摩尔定律被唱衰将走到尽头，总会激发出科学家和工程师们创新构想，提出力挽狂澜的突破性技术，将看似走向终结的摩尔定律一再推向远方。

基于小芯片的模块化设计，正是其中解决成本问题的一个极为关键的构想。

二、小芯片的三大价值：开发快、成本低、功能多

当前芯片设计模式常从不同IP供应商购买软核IP或硬核IP，再结合自研模块集合成一个片上系统(SoC)，然后以某个制造工艺节点生产出芯片。

而小芯片通过先进封装技术，能将多种不同架构、不同工艺节点、甚至来自不同代工厂的专用硅块或IP块集成在一起，可以跳过流片，快速定制出一个能满足多种功能需求的超级芯片产品。

相比单片芯片，小芯片带来的好处是多重的。

首先，小芯片开发速度更快。

在服务器等计算系统中，电源和性能由CPU核心和缓存支配。通过将内存与I/O接口组合到一个单片I/O芯片上，可减少内存与I/O间的瓶颈延迟，进而帮助提高性能。

其次，小芯片的研发成本更低。

因为小芯片是由不同的芯片模块组合而成，设计者可在特定设计部分选用最先进的技术，在其他部分选用更成熟、廉价的技术，从而节省整体成本。

例如，AMD第二代EPYC服务器处理器Ryzen采用小芯片设计，将更先进的台积电7nm工艺制造的CPU模块与更成熟的格罗方德12/14nm工艺制造的I/O模块组合，7nm可满足高算力的需求，12/14nm则降低了制造成本。

这带来的好处是，7nm制程部分的芯片面积大幅缩减，而采用更成熟制程的I/O模块有助于整体良率的提升，进一步降低晶圆代工成本。综合来看，CPU核心越多，小芯片组合的成本优势越明显。

最后，小芯片能灵活满足不同功能需求。

一方面，小芯片方案具备良好的可扩展性。例如构建了一个基本die后，可能只用一个die可应用于笔记本电脑，两个可应用于台式机，四个可应用于服务器。

另一方面，小芯片可以充当异构处理器，将GPU、安全引擎、AI加速器、物联网控制器等不同处理元素按任意数量组合在一起，为各类应用需求提供更丰富的加速选择。

随着小芯片的优势逐渐显露，它正被微处理器、SoC、GPU和可编程逻辑设备(PLD)等更先进和高度集成的半导体设备采用。

根据研究机构Omida统计，微处理器是小芯片最大的细分市场，支持小芯片的微处理器市场份额预计从2018年的4.52亿美元增长到2024年的24亿美元。

同时，计算领域将成为小芯片的主要应用市场，今年有望占据小芯片总收入的96%。

三、六年跋涉，从各自为营到走向标准化

芯片巨头们对风向的变化尤为警觉，没有谁想从神坛上跌落。在守着最先进设计和制造技术的同时，他们必须为自己提前探好新的可行之径。

也正因为如此，英特尔、AMD等芯片领军企业不仅成为最早的小芯片采用者和倡导者，也是推动小芯片标准化工作的核心贡献者。

早在2014年，华为海思与台积电曾合作秀出一款采用台积电CoWoS技术的网络芯片，将16nm 32核Arm Cortex-A57与28nm逻辑和I/O芯片组合在一起，在相同功耗下速度较28nm HPM提升40%。

2016年，Marvell和Kandou Bus宣布一项协议，Marvell采用了Kandou Glasswing IP作为芯片到芯片的接口，将多个芯片相连接。

美国国防部高级研究计划局(DAPRA)则在2017年8月启动“通用异构集成及IP复用策略(CHIPS)”项目，这是DAPRA总投资15亿美元的“电子复兴计划(ERI)”中的一部分，意在促成一个兼容、模块化、可重复利用的小芯片生态系统。

这些小芯片能将各种类型的第三方芯片像堆积木一样快速混搭成一个系统，实现数据存储、信号处理、数据处理等丰富的功能，还能将电路板整体尺寸缩小到常规芯片大小，从而提高能效。

理想状态下，借助小芯片方法，芯片设计公司只需专注于自己擅长的IP，而不必担心其余IP，既有助于提升核心创新能力，又经由多种IP设计分摊了研发成本。

DAPRA向英特尔、美康、Cadence、思诺思科技等芯片企业以及一些大型军工企业、高校科研团队伸出橄榄枝，邀请他们作为项目的主承包方。

作为CHIPS项目的核心成员之一，英特尔推出高级接口总线(AIB)，作为chiplet架构的免版税die-to-die接口标准。

例如，英特尔的Stratix 10、Agilex FPGA均使用相同的AIB接口来集成多种不同的小芯片。在CHIPS项目的支持下，许多不同企业及高校正在用AIB打造小芯片系统。

英特尔也是开放计算项目开放特定域架构 (OCP ODSA)基金会的成员，该基金会正在促进标准和技术的发展，以帮助实现高级封装策略。

英特尔将其服务器处理器、FPGA、PC芯片等作为小芯片技术的商业试炼场，AMD亦将小芯片用在了服务器和客户端CPU中。

2017年，AMD在其Zen 2架构中用小芯片来开发Epyc服务器处理器Naples，随后又在次年推出的企业级EPYC处理器Rome中支持8个小芯片，最多支持64个核心。

具体打造小芯片系统的过程，可就不像搭乐高积木那么简单了。

如何选择不同小芯片的设计方案、怎样实现小芯片间的连接等一系列权衡均会影响最终的处理速度、功耗和成本。

其中，为了达到接近或媲美单片芯片的性能需求，承担着“拼接”、“组装”功能的先进封装和互连技术尤为重要。

高带宽互连技术则在小芯片之间搭建了一条条“高速公路”，而2.5D、3D先进封装技术能大幅缩减芯片尺寸，提供更优化的复杂芯片集成方案。

这些技术的持续演进，正为小芯片的兴起提供关键的技术支柱。小芯片并非完美的，如今在小芯片探索的道路上，流量拥堵、散热、电源管理、测试等问题均是系统架构设计仍待克服的主要挑战。

『本文转载自网络，版权归原作者所有，如有侵权请联系删除』