特点：
PC100-和PC133兼容
完全同步;所有注册的积极信号系统时钟的边沿
内部流水线操作;列地址可以是改变了每个时钟周期
内部银行隐藏行存取/预充电
可编程突发长度： 1 ， 2 ， 4 ， 8 ，或整页
自动预充电，主要包括并发AUTO预充电和自动刷新模式
自刷新模式
64毫秒， 8192周期刷新
LVTTL兼容的输入和输出
单+ 3.3V ± 0.3V电源
概述
512MB的SDRAM是高速CMOS动态随机存取存储器包含536870912位。这是在内部配置为四银行DRAM与同步异步的接口（所有的信号都登记在位置时钟信号CLK ）的略去边缘。每X4的134217728位的银行组织为8,192行由4096列由4比特。每X8的134217728位银行组织为8,192行通过2048列由8位。每一个X16的134217728位银行的组织结构行8,192 1,024列16位。
读取和写入访问到SDRAM被爆ori-ented ;存取开始在一个选定的位置，并继续对于地点在编程设定的号码序列。访问开始时的注册AC-TIVE命令，然后接着是读或写命令。地址位重合注册与ACTIVE命令用于选择银行和被访问的行（ BA0 ， BA1选择银行; A0 -A12选择行） 。地址位重合注册用READ或WRITE命令被用来选择开始为突发访问列位置。
在SDRAM提供了可编程只读或的1 ，2，4 ，或8个位置，或全写入脉冲串长度页面上，一阵终止选项。自动预充电功能可被使能，以提供一个自定时排预充电是在脉冲结束时启动的SE-quence 。
512MB的SDRAM采用内部管线架构设计师用手工tecture以实现高速操作。这architec-TURE与预取architec-的2n个规则兼容Tures的，但它也可以将列地址被改变在每个时钟周期，实现了高速的，完全随机DOM的访问。预充电一家银行在访问中的一个其他三家银行将隐藏预充电周期，提供无缝，高速随机存取操作。
512MB的SDRAM设计，在3.3V下工作。一自动刷新模式设置，以及一个功率储蓄荷兰国际集团，掉电模式。所有输入和输出都LVTTL-兼容。SDRAM的报价在DRAM重大进展operat-水性能，包括能够同步在高数据速率的自动柱分离突发数据地址生成，会期之间交错的能力ternal银行隐藏预充电时间和能力随机在每个时钟周期改变地址栏期间的突发式访问。
