CMOS OR GATES

文件：524.26 Kbytes 页数：12 Pages

TI

德州仪器

CMOS OR Gates

文件：1.63591 Mbytes 页数：29 Pages

TI

德州仪器

CMOS OR Gates

文件：1.63591 Mbytes 页数：29 Pages

TI

德州仪器

3 通道、3 输入、3V 至 18V 或门

CD4071B, CD4072B and CD4075B OR gates provide the system designer with direct implementation of the positive-logicOR function and supplement the existing family of CMOS gates.\n\n The CD4071B, CD4072B, and CD4075B types are supplied in 14-lead hermetic dual-in-line ceramic packages (F3A suffix),14-l • Medium-Speed Operation - tPLH, tPHL = 60 ns (typ.) at VDD = 10 V\n• Maximum input current of 1 µA at 18 V over full package-temperature range; 100 nA at 18 V and 25°C\n• Noise margin (full package-temperature range):      1 V at VDD = 5 V      2 V at VDD = 10 V   2.5 V at VDD = 15 V\n• Meets all ;

TI

德州仪器

4000系列逻辑芯片

HGSEMI

华冠

军用 3 通道、3 输入、3V 至 18V 或门

CD4071B, CD4072B and CD4075B OR gates provide the system designer with direct implementation of the positive-logicOR function and supplement the existing family of CMOS gates.\n\n The CD4071B, CD4072B, and CD4075B types are supplied in 14-lead hermetic dual-in-line ceramic packages (F3A suffix),14-l • Medium-Speed Operation - tPLH, tPHL = 60 ns (typ.) at VDD = 10 V\n• Maximum input current of 1 µA at 18 V over full package-temperature range; 100 nA at 18 V and 25°C\n• Noise margin (full package-temperature range):      1 V at VDD = 5 V      2 V at VDD = 10 V   2.5 V at VDD = 15 V\n• Meets all ;

TI

德州仪器

Package：14-DIP（0.300"，7.62mm）；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 门和反相器 描述：IC GATE OR 3CH 3-INP 14DIP

TI

德州仪器

Package：14-DIP（0.300"，7.62mm）；包装：卷带（TR） 类别：集成电路（IC） 门和反相器 描述：IC GATE OR 3CH 3-INP 14DIP

TI

德州仪器

Package：14-SOIC（0.154"，3.90mm 宽）；包装：管件 类别：集成电路（IC） 门和反相器 描述：IC GATE OR 3CH 3-INP 14SOIC

TI

德州仪器