PSoC 6 MCU: CY8C61x5 Datasheet

Features Note: In PSoC 61 the Cortex M0+ is reserved for system functions, and is not available for applications. 32-bit Dual CPU Subsystem ■ 150-MHz Arm® Cortex®-M4F (CM4) CPU with single-cycle multiply, floating point, and memory protection unit (MPU) ■ 100-MHz Cortex-M0+ (CM0+) CPU with s

文件：948.73 Kbytes 页数：74 Pages

Infineon

英飞凌

SSMINI-5DC

SIG

上传：飞驰半导体（深圳）有限公司

INTEL(英特尔)

上传：深圳市盈慧通电子有限公司

SSOP24

PANASONIC/松下

上传：深圳市华来深电子有限公司

SOT23-3

DIODES美台

上传：深圳市乐创天科技有限公司