AM6546中文资料具有千兆位 PRU-ICSS 的四核 Arm® Cortex®-A53 和双核 Arm Cortex-R5F Sitara™ 处理器数据手册TI规格书

描述 Description

AM654x and AM652x Sitara Arm applications processors are built to meet the complexprocessing needs of modern industrial embedded products.
The AM654x and AM652x devices combine four or two Arm Cortex-A53 cores with a dualCortex-R5F MCU subsystem which includes features intended to help customers achieve theirfunctional safety goals for their end products and three Gigabit industrial communicationssubsystems (PRU_ICSSG) to create a SoC capable of high-performance industrial controls withindustrial connectivity and processing for functional safety applications. AM65xx is currentlyundergoing assessment to be certified by TÜV SÜD according to IEC 61508.
The four A53 cores are arranged in two dual-core clusters with shared L2 memory tocreate two processing channels. Extensive ECC is included on on-chip memory, peripherals, andinterconnect for reliability. The SoC as a whole includes features intended to help customersdesign systems that can achieve their functional safety goals (assessment pending with TÜV SÜD).Cryptographic acceleration and secure boot are available on AM654x and AM652x devices in additionto granular firewalls managed by the DMSC.
Programmability is provided by the quad-core Arm Cortex-A53 RISC CPUs with Neonextension, and the dual Cortex-R5F MCU subsystem is available for general purpose use as two coresor it can be used in lockstep to help meet the needs of functional safety applications. ThePRU_ICSSG subsystems can be used to provide up to six ports of industrial Ethernet such as ProfinetIRT, TSN, or EtherCAT™ (among many others),or they can be used for standard Gigabit Ethernet connectivity.
TI provides a complete set of software and development tools for the Arm coresincluding Processor SDK Linux-RT, RTOS, and Android as well as C compilers and a debugginginterface for visibility into source code execution. Applicable safety documentation will be madeavailable to assist customers in developing their functional safety related systems.

特性 Features

• 处理器内核：
• 每个 A53 内核具有 32KB L1 指令缓存和 32K L1 数据缓存
• 每个 R5F 内核具有 16KB 指令缓存、16KB 数据缓存和 64KB RAM
• 三个千兆位工业通信子系统 (PRU_ICSSG)
• 支持两个 SGMII 端口
•
• 每个 PRU_ICSSG 具有 24 个 PWM
• 增强跳闸控制
• 每个 PRU_ICSSG 具有 18 个 Σ-Δ 滤波器
• 过流逻辑
• 每个 PRU_ICSSG 具有 6 个多协议位置编码器接口
• 高达 2MB 的片上 L3 RAM（具有 SECDED）
• 共享相干 3 级缓存
• 用于连接处理器或设备主机的相干统一双向接口
• 具有饥饿限制的带宽管理
• 单个外部存储器主接口
• 支持内部 DMA 引擎 - 数据路由单元 (DRU)
• DDR 子系统 (DDRSS)
• 支持高达 DDR-1333 的 LPDDR4 存储器类型
• 32GB 的总可寻址空间
• 通用存储器控制器 (GPMC)
• 专门设计用于功能安全 应用
• 达到 SIL-3 的系统完整性
• 对于 SoC 的其余部分，包含足够的诊断以达到 SIL-2 的随机故障完整性要求
• 提供功能安全手册
• TÜV SÜD 组件级功能安全认证 [正在认证]
• 功能安全 功能：
• 有助于防止干扰 (FFI) 的防火墙
• 针对诊断测试的硬件错误注入支持
• 电压、温度和时钟监控
• MCU 岛
• 独立的电压、时钟、复位和专用外设
• 保护：
• 支持通过备用秘钥转换可信根
• 支持加密加速
• 支持加密内核
• 3DES – 56/112/168 位秘钥大小
• SHA2 – 224/256/384/512
• 可在 RSA/ECC 处理中提供帮助的 PKA（公钥加速器）
• 调试安全性
• 安全感知调试
• 可实现隔离的广泛防火墙支持
• 安全监视器/计时器/IPC
• 实时加密和身份验证支持，适用于 OSPI™接口
• 用于密钥和安全管理的安全协处理器 (DMSC)，具有用于确保安全的专用设备级互连
• 设备管理安全控制器 (DMSC)
• 管理系统服务，包括初始引导、安保、功能安全和时钟/复位/电源管理
• 通过消息管理器与各种处理单元通信
• 跟踪和调试功能
• 两个数据移动和控制导航器子系统 (NAVSS)
• 统一 DMA (UDMA)
• 多媒体：
• 与两个显示输出相关联的两个完全输入映射覆盖管理器
• 1 个 OLDI 端口
• 一个摄像头串行接口 2 (MIPI CSI-2)
• 高速接口：
• IEEE1588（2008 附件 D、E 和 F）及 802.1AS PTP
• 节能以太网 (802.3az)
• 第 45 条 MDIO PHY 管理规范
•
• 两个独立的单通道端口或一个双通道端口
• USB 3.1 双角色设备 (DRD) 子系统
•
• 一个 USB 2.0 端口
• 通用连接：
• /5 个可配置 UART/IrDA/CIR 模块
• 或 HyperBus™和 OSPI1 闪存接口
• 八个多路复用模拟输入
• 两个具有内部连接
• 通用 I/O (GPIO) 引脚
• 6 个增强型高分辨率脉宽调制器 (EHRPWM) 模块
• 3 个增强型正交编码器脉冲 (EQEP) 模块
• 2 个模块化控制器区域网 (MCAN) 模块，具有完整 CAN-FD 支持
• 3 个多通道音频串行端口 (MCASP) 模块
• 2 个多媒体卡/安全数字®(MMC™/SD®) 接口
• 完全支持双电压 I/O 的简化电源序列
• 集成的 SDIO LDO 可为 SD 接口处理自动电压转换
• 集成了电压监控器，可实现功能安全监控
• 模拟/系统集成：
• 针对 DDR 复位的失效防护 I/O
• 复位期间禁用默认 I/O 牵引功能，以防止系统冲突
• 片上系统 (SoC) 架构：
• 28nm CMOS 技术
• 23mm × 23mm、0.8mm 间距、784 引脚 FCBGA (ACD)