ADF5610中文资料带集成 VCO 的微波宽带频率合成器数据手册ADI规格书

描述 Description

ADF5610 结合外部环路滤波器和外部基准电压源使用时，可实现小数 N 分频或整数 N 分频锁相环 (PLL) 频率合成器。该宽带微波压控振荡器 (VCO) 设计允许在单一射频 (RF) 输出端在 7300 MHz 至 14600 MHz 的频率范围内工作。具有差分频率输出的一系列分频器支持在 57 MHz 至 14600 MHz 的频率范围内工作。用于 PLL 电路的模拟和数字电源的电压范围为 3.1 V 至 3.5 V，VCO 电源的电压界于 4.75 V 和 5.25 V 之间。电荷泵电源电压最高可扩展至 3.6 V，以实现改进的频带重叠和扩展的上频率范围。

ADF5610 配备一个基本频率为 3650 MHz 至 7300 MHz 的集成 VCO。这些频率在内部进行倍增并路由到 RFOUT 引脚。额外的差分输出允许对倍增后的 VCO 频率进行 1、2、4、8、16、32、64 或 128 分频，使用户可以产生低至 57 MHz 的 RF 输出频率。可以通过简单的 3 线串行端口接口 (SPI) 来控制所有片内寄存器。为了省电，在不需要时，可以通过 SPI 接口禁用此分步器模块。同样，可以通过 VCO 寄存器设置对单端输出和差分输出的输出功率进行编程。ADF5610 还包含适用于 VCO 电路和 PLL 电路的多种关断模式。

集成鉴相器 (PD) 和 Δ-Σ 调制器能够在高达 100 MHz 的频率下工作，可以实现宽环路带宽和快速频率调谐，典型杂散电平为 −100 dBc。

在相位噪声电平为 −115 dBc/Hz（7.3 GHz 时）至 −109 dBc/Hz（14.6 GHz 时）的情况下，配备 ADF5610 可以较大限度地减轻阻断器效应，并提高接收器灵敏度和变送器频谱纯度。低相位本底噪声可在变送器应用中消除对调制器和混频器本底噪声的任何影响。

ADF5610 是具有集成 VCO 的 PLL。该套件采用创新型可编程性能技术，使得 ADF5610 能够选择低电流消耗模式或高性能模式，为各种应用定制电流消耗和相应的噪声性能，从而提高相位噪声性能。

ADF5610 的其他特性包括大约 3 dB 的 RFOUT 增益控制（步进 1.5 dB）和差分端口上 5 dB 的控制（步进约 2.5 dB）。最后，具有精确频率模式的 Δ-Σ 调制器使用户能够生成频率误差为 0 Hz 的输出频率。

特性 Features

• RF 输出频率范围：57 MHz 至 14,600 MHz
• PDIV/NDIV：57 MHz 至 14,600 MHz
• 24 位小数模数
• 典型 PFD 杂散功率：<−105 dBc
• 归一化带内相位本底噪声 FOM
• 高电流模式：−232 dBc/Hz（整数）和 −229 dBc/Hz（小数）
• 在 −40°C 至 +85°C 范围内维持锁频（锁定后即可离开）
• 100 kHz 时典型值为 −115 dBc/Hz (7.3 GHz)
• 100 kHz 时典型值为 −109 dBc/Hz (14.6 GHz)
• RFOUT 功率：5 dBm
• 可编程输出功率水平
• 可编程低电流和功耗：<700 mW
• 48 端子 7 mm × 7 mm LGA 封装：49 mm2

应用 Application

• 军事和防务
• 时钟产生
• 卫星和甚小孔径终端 (VSAT)
• 微波无线电

简介

ADF5610属于集成电路（IC）的时钟发生器PLL频率合成器。由制造生产的ADF5610时钟发生器，PLL，频率合成器时钟发生器、PLL 和频率合成器集成电路 (IC) 可为逻辑器件提供参考信号的稳定定时脉冲，这些器件包括计算机、微控制器、数据通信系统和图形/视频发生器。这些集成电路可能包括缓冲器、驱动器、分频器、倍频器、多路复用器、合成器、扇出分配器和预分频器。