Ethernet Clock Generator, 10 Clock Outputs

GENERAL DESCRIPTION The AD9571 provides a multioutput clock generator function comprising a dedicated PLL core that is optimized for Ethernet line card applications. The integer-N PLL design is based on the Analog Devices, Inc., proven portfolio of high performance, low jitter frequency synthesiz

文件：367.5 Kbytes 页数：20 Pages

AD

亚德诺

以太网时钟发生器，10路时钟输出

AD9571具有多路输出时钟发生器功能，内置专用PLL内核，针对以太网线路卡应用进行了优化。整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列，确保实现较高的网络性能。这款器件也适合相位噪声和抖动要求严格的其它应用。\n\n PLL部分由低噪声鉴频鉴相器（PFD）、精密电荷泵（CP）、低相位噪声电压控制振荡器（VCO）和预编程反馈分频器与输出分频器组成。通过将外部晶振或基准时钟连接至REFCLK引脚，可将最高达156.25 MHz的频率锁定至输入基准。\n\n 每个输出分频器和反馈分频器分频比都针对要求的输出速率进行预编程。无需外部环路滤波器元件，从而节 • 完全集成VCO/PLL内核\n  156.25 MHz时，抖动值：0.17 ps均方根值（1.875 MHz至20 MHz）\n  125 MHz时，抖动值：0.41 ps均方根值（12 kHz至20 MHz）\n  输入晶振或时钟频率：25 MHz\n\n• 针对156.25 MHz、33.33 MHz、100 MHz和125 MHz预设分频比\n\n• 可选LVPECL或LVDS输出格式\n\n• 集成环路滤波器;

ADI

亚德诺

Package：40-WFQFN 裸露焊盘，CSP；包装：卷带（TR） 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC PLL CLOCK GEN 25MHZ 40LFCSP

AD

亚德诺

Package：40-WFQFN 裸露焊盘，CSP；包装：卷带（TR） 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC PLL CLOCK GEN 25MHZ 40LFCSP

AD

亚德诺

Package：40-WFQFN 裸露焊盘，CSP；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC PLL CLOCK GEN 25MHZ 40LFCSP

AD

亚德诺