Quad Input, Five-Output, Dual DPLL Synchronizer and Adaptive Clock Translator

文件：1.24363 Mbytes 页数：61 Pages

AD

亚德诺

双路DPLL、四路输入、10路输出、多服务线路卡时钟转换器和抖动清除器

AD9542的10个时钟输出与最多四个输入基准电压源之一同步。数字锁相环(DPLL)可减少与外部基准电压源相关的时序抖动。借助数字控制环路和保持电路，即使所有参考输入都失效，也能持续产生低抖动输出信号。\n\n AD9542采用48引脚LFCSP (7 mm × 7 mm)封装，额定温度范围为−40°C至+85°C。\n\n 请注意，在整篇数据手册中，多功能引脚（如SDO/M5）由整个引脚名称或引脚的单个功能表示；例如M5即表示仅与此功能相关。 • 双路DPLL可同步2 kHz至750 MHz物理层时钟，提供高噪声参考源的频率转换以及抖动净化功能\n• 符合 ITU-T G.8262 和 Telcordia GR-253 标准\n• 支持 Telcordia GR-1244、ITU-T G.812、G.813、G.823、G.824 和 G.825\n• 连续频率监控和参考验证，频率偏差低至50 ppb\n• 两个DPLL具有24位小数分频器和24位可编程模数\n• 可编程数字环路滤波器带宽：10−4 Hz至1850 Hz\n• 自动和手动保持和参考切换，提供零延迟、无中断或相位増建操作\n• 基于优先级的可编程参考切换，支持手动、自;

ADI

亚德诺

Quad Input, Five-Output, Dual DPLL Synchronizer and Adaptive Clock Translator

文件：1.24363 Mbytes 页数：61 Pages

AD

亚德诺

Quad Input, Five-Output, Dual DPLL Synchronizer and Adaptive Clock Translator

文件：1.24363 Mbytes 页数：61 Pages

AD

亚德诺

包装：盒 功能：时钟发生器 类别：开发板，套件，编程器 评估和演示板及套件 描述：EVALUATION BOARD AD9542

AD

亚德诺

Package：48-WFQFN 裸露焊盘，CSP；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC SYNCH/ADAPTIV CLK TR 48LFCSP

AD

亚德诺

Package：48-WFQFN 裸露焊盘，CSP；包装：托盘 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC SYNCH/ADAPTIVE CLOCK 48LFCSP

AD

亚德诺