Low Skew 1 to 4 Clock Buffer

The 553S is a low skew, single input to four output, LVCMOS clock buffer. The 553S has best in class additive phase Jitter of sub 50 fsec. • Low additive phase jitter RMS: 50fs\n• Extremely low skew outputs (50ps)\n• Low cost clock buffer\n• Packaged in 8-pin SOIC and small 8-pin DFN packages, Pb-free\n• Input / Output clock frequency up to 200MHz\n• Ideal for networking clocks\n• Operating voltages: 1.8V to 3.3V\n• Output Enable mode ;

Renesas

瑞萨

Low additive phase jitter RMS

文件：223.32 Kbytes 页数：12 Pages

IDT

Package：8-UFDFN；包装：管件 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：COL 2.00X2.00X0.50 MM, 0.50MM PI

RENESAS

瑞萨

Package：8-SOIC（0.154"，3.90mm 宽）；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLOCK BUFFER 1:4 8SOIC

RENESAS

瑞萨

Package：8-SOIC（0.154"，3.90mm 宽）；包装：管件 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：SOIC 4.90X3.90X1.50 MM, 1.27MM P

RENESAS

瑞萨