3.3 VOLT COMMUNICATIONS CLOCK PLL

Features • Packaged in 20-pin SOIC • 3.3 V + 5 operation • Meets the TR62411, ETS300 011, and GR-1244 specification for MTIE, Pull-in/Hold-in Range, Phase Transients, and Jitter Generation for Stratum 3, 4, and 4E • Accepts multiple inputs: 8 kHz backplane clock, or 10 to 50 MHz • Locks to

文件：262.81 Kbytes 页数：11 Pages

RENESAS

瑞萨

3.3 VOLT COMMUNICATIONS CLOCK PLL

Features • Packaged in 20-pin SOIC • 3.3 V + 5 operation • Meets the TR62411, ETS300 011, and GR-1244 specification for MTIE, Pull-in/Hold-in Range, Phase Transients, and Jitter Generation for Stratum 3, 4, and 4E • Accepts multiple inputs: 8 kHz backplane clock, or 10 to 50 MHz • Locks to

文件：262.81 Kbytes 页数：11 Pages

RENESAS

瑞萨

Package：20-SOIC（0.295"，7.50mm 宽）；包装：卷带（TR） 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC CLK PLL COMM 3.3V 20-SOIC

Renesas Electronics America Inc

Package：20-SOIC（0.295"，7.50mm 宽）；包装：卷带（TR） 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC CLK PLL COMM 3.3V 20-SOIC

Renesas Electronics America Inc