1:9 Differential LVPECL/LVECL/HSTL Clock and Data Driver

文件：316.46 Kbytes 页数：12 Pages

Maxim

美信

1:9差分LVPECL/LVECL/HSTL时钟和数据驱动器

MAX9326是一种低扭曲、1:9差分驱动器，具有极低的输出至输出扭曲(最大50ps)和器件至器件扭曲(最大225ps)等特性,尤其适合于通过背板或电路板上的时钟和数据分配。该器件将一路HSTL或LVECL/LVPECL差分输入复现为9路差分输出。输出兼容于LVECL和LVPECL，能够直接驱动50Ω终端匹配的传输线。\n 将未用的互补输入端连接到片上基准输出电压VBB时，差分输入端就被配置为允许单端信号输入，所有输入端均有内部下拉电阻至VEE。当输入开路或接到VEE上，内部下拉和安全失效电路将保证缺省的差分低输出状态。\n 为与差分HSTL和LVPECL信号接口，该器件工作于+2.375V至 \n• 50ps (最大)的输出至输出扭曲 \n• 1.5psRMS (最大)的随机抖动 \n• 1.0GHz时保证300mV差分输出 \n• +2.375V至+3.8V电源电压(差分HSTL/LVPECL) \n• -2.375V至-3.8V电源电压(差分LVECL) \n• 用于单端输入的片上基准电压 \n• 当输入开路或接到VEE时，输出为低 \n• 引脚兼容于MC100LVE111;

ADI

亚德诺

1:9 Differential LVPECL/LVECL/HSTL Clock and Data Driver

文件：316.46 Kbytes 页数：12 Pages

Maxim

美信

1:9 Differential LVPECL/LVECL/HSTL Clock and Data Driver

文件：316.46 Kbytes 页数：12 Pages

Maxim

美信