Microprocessor Supervisory Circuits

文件：223.5 Kbytes 页数：18 Pages

LINER

凌力尔特

Microprocessor Supervisory Circuits

文件：141.45 Kbytes 页数：16 Pages

LINER

凌力尔特

Microprocessor Supervisory Circuits

文件：223.5 Kbytes 页数：18 Pages

LINER

凌力尔特

Microprocessor Supervisory Circuits

文件：223.5 Kbytes 页数：18 Pages

LINER

凌力尔特

具集成型 VCO 的超低抖动、多输出时钟合成器

LTC®6951 是一款具一个全集成型 VCO 的高性能、低噪声锁相环 (PLL)。低噪声 VCO 未使用外部组件，并且在没有外部系统支持的情况下在内部校准至正确的输出频率。\n\n 时钟发生部分提供了 5 个基于 VCO 前置分频器信号的输出，并具有用于每个输出的个别分频器。四个输出具有非常低噪声、低偏斜 CML 逻辑信号。第五个输出是低噪声 LVDS。所有的输出可实现同步并采用可编程延迟设定至精准的相位对齐。\n\n 如果任何期望的输出频率位于 2.5GHz 至 2.7GHz、1.66GHz 至 1.8GHz、或 1.25GHz 至 1.35GHz 的范围内，那么选择 • 集成VCO的低噪声整数N分频PLL\n\n• 输出抖动\n• 90fs RMS（12kHz至20MHz）\n\n• 115fs RMS（ADC SNR方法）\n\n\n\n\n• 本底噪声 = –165dBc/Hz (250MHz)\n\n• EZSync™、ParallelSync™多芯片同步\n\n• 用于JESD204B/JESD204C的SYSREF产生，子类1\n\n• 输出频率范围：\n• 1.95MHz至2.5GHz（LTC6951）\n\n• 2.1MHz至2.7GHz（LTC6951-1）\n\n\n\n\n• 归一化带内相位本底噪声：–229dBc/Hz\n\n• 归一;

ADI

亚德诺

具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL

LTC6952 是一款高性能、超低抖动 JESD204B/C 时钟生成和分配 IC。该器件包括一个锁相环 (PLL) 内核，由基准分频器、具有锁相指示器的相位频率检波器 (PFD)、超低噪声充电泵和整数反馈分频器构成。LTC6952 的 11 个输出可配置为最多 5 个 JESD204B/C subclass 1 器件时钟/SYSREF 对以及一个通用输出，或者就是 11 个面向非 JESD204B/C 应用的通用时钟输出。每个输出都有自己的可单独编程分频器和输出驱动器。所有输出也可以采用单独的粗略半周期数字延迟和精细模拟时间延迟实现同步，并设定为精确的相位对齐。\n\n 对于需要 • JESD204B/C，子类 1 SYSREF 信号生成\n\n• 低噪声整数 N PLL\n\n• 附加输出抖动 < 6fsRMS\n• （集成带宽 = 12kHz 至 20MHz，f = 4.5GHz）\n\n\n\n\n• 附加输出抖动 65fsRMS (ADC SNR 方法)\n\n• EZSync™、ParallelSync™ 多芯片同步\n\n• –229dBc/Hz 归一化带内相位本底噪声\n\n• –281dBc/Hz 归一化带内 1/f 噪声;

ADI

亚德诺

Package：40-WFQFN 裸露焊盘；包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC CLOCK SYNTHESIZER PLL 40QFN

AD

亚德诺

Package：40-WFQFN 裸露焊盘；包装：托盘 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC SYNTHESIZER MULTI-OUT 40QFN

AD

亚德诺

Package：40-WFQFN 裸露焊盘；包装：管件 类别：集成电路（IC） 时钟发生器，PLL，频率合成器 描述：IC CLOCK SYNTHESIZER PLL 40QFN

AD

亚德诺