1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

1.8V In-System Programmable Ultra Low Power PLDs

文件：1.25841 Mbytes 页数：54 Pages

LATTICE

莱迪思

FPGA和CPLD

高密度，高性能——ispMACH4000V/B/C/Z产品系列集成高达512个宏单元，支持单个时钟的重置和预置，以及时钟使能控制，工作频率可高达SuperFAST™ 400 MHz。\n更好的架构——ispMACH 4000产品系列融合了ispLSI® 2000和ispMACH 4A器件的架构，提供低功耗的SuperFAST™ CPLD解决方案。\n使用方便——ispMACH 4000产品系列具备全局布线区和输出布线区，提供卓越的初次烧写、时序可预测性、布线、引脚输出保持和密度迁移等特性。 ●内核电压1.8V，实现低动态功耗\n●5V兼容I/O支持LVCMOS 3.3、LVTTL和PCI接口\n●JTAG在系统编程（ISPTM）\n●可选TQFP、ftBGA、fpBGA和csBGA封装\n●车用温度范围支持：-40 to +130°C 结温（Tj）;

Lattice

莱迪思