5.0功能描述
LPDDR3-SDRAM是一种高速同步DRAM设备，内部配置为8组存储器。
此设备包含以下位数：
8Gb具有8589934592位
LPDDR3设备在命令/地址（CA）总线上使用双倍数据速率架构，以减少系统中的输入引脚数量。10位CA
总线包含命令、地址和银行信息。每个命令使用一个时钟周期，在此期间，命令信息在两个时钟周期上传输
时钟的正边缘和负边缘。
这些器件还在DQ引脚上使用双倍数据速率架构来实现高速操作。双数据速率架构本质上是
8n预取架构，其具有经设计以在I/O引脚处每时钟周期每DQ传送两个数据位的接口。的单个读或写访问
LPDDR3 SDRAM有效地由内部DRAM核心的单个8n位宽、一个时钟周期的数据传输和八个相应的n位组成
宽的半时钟周期的数据在I/O引脚处传输。
对LPDDR3 SDRAM的读取和写入访问是面向突发的；访问从选定的位置开始，并持续编程数量
按编程顺序定位。访问从注册Activate命令开始，然后注册Read或Write命令。
与激活命令一致注册的地址和BA位用于选择要访问的行和存储体。地址位
与读取或写入命令一致注册的用于选择突发存取的存储体和起始列位置。
在正常操作之前，必须初始化LPDDR3 SDRAM。以下部分提供了有关设备初始化、寄存器定义、命令描述和设备操作的详细信息。
