tq6122的引脚功能
tq6122的引脚排列图如图所示。各引脚的说明如下（括号中的数字为引脚号）：
vss（1、11、12、33、34、44）：-5v数字电源输入端
vaa（22、23）：-5v模拟电源输入端
dgnd（6、28、37、40）：数字地
agnd（13、14、15、18）：模拟地。
blank（5）：该端置高且下降延到达时，内部数据位都被置高。
sela（7）：置高时选择a端数据输入，置低时选择b端数据输入。
a0～a8（26、27等36）：数字信号输入端，a7为数据最高位，a0为数据最低位。
b0、…… b7（38等）：数字信号输入端，b7为数据最高位，b0为数据最低位。
clock、 clock（9、10）：差分时钟输入端。
vout、vout（16、17）：模拟信号输出端，为差分信号。
blank disable（19）：如果需要用blank端，则连到vaa端，若不需要，则连到agnd。
iref（24）：输入参考电流，直接连接到模拟地，是开关阵列的虚拟电流源。
vsense（20）：输出判断电压，芯片正常工作时有输出，且vsense=-4.2v。
vref（21）：电压基准输入端，一般在其vref=-4v时，输出的模拟信号峰值为1v。
eclref（25）：可选的ecl电平参考电压，当数据和时钟为ecl电平时，该脚可不接，此时芯片内部产生电压为-1.3v。 来源:lidy
