如图为可逆、可预置计数器cd4029构成的任意n分频减法计数电路图，u/d接l电平进行减法计数，b/d接l电平按bcd输出码进行计数，低位的co进位到高位的ct输入进行进位计数，按bcd计数连接可实现0-299分频。
该电路每当各级cd4029均计数到全零状态时，各级的co=l电平，通过3输入n门译码就在pe端出现正脉冲，将各级预置设定数字并行置入内部，再开始新的计数循环，pe端出现的瞬变脉冲就是分频后的输出信号，其周期是计数时钟clk（即fin）周期的n倍。 来源:admin
如图为可逆、可预置计数器cd4029构成的任意n分频减法计数电路图，u/d接l电平进行减法计数，b/d接l电平按bcd输出码进行计数，低位的co进位到高位的ct输入进行进位计数，按bcd计数连接可实现0-299分频。 该电路每当各级cd4029均计数到全零状态时
如图为可逆、可预置计数器cd4029构成的任意n分频减法计数电路图，u/d接l电平进行减法计数，b/d接l电平按bcd输出码进行计数，低位的co进位到高位的ct输入进行进位计数，按bcd计数连接可实现0-299分频。
该电路每当各级cd4029均计数到全零状态时，各级的co=l电平，通过3输入n门译码就在pe端出现正脉冲，将各级预置设定数字并行置入内部，再开始新的计数循环，pe端出现的瞬变脉冲就是分频后的输出信号，其周期是计数时钟clk（即fin）周期的n倍。 来源:admin
