如图所示，ic（555）和r:、rpl、c1组成无租态多谐振荡器，产生f=1.44/（r1十rpl）cl的脉冲，作为时钟加至ic2和ic3-2的cl端。ic3是双d触发器74ls74,加进的启动脉冲使ic3-1的q变为低电平，使ic2移位寄存器的ld也为低电平，将并行码d.~d6寄存在其内的寄存器q.~q6.随着ic1的移人时钟，将寄存的码依次移人q7,并移出ic3-2的输出端q。
来源:阴雨
七位并行串行码转换电路原理
2013-10-29 15:57:00
-
如图所示，ic（555）和r:、rpl、c1组成无租态多谐振荡器，产生f=1.44/（r1十rpl）cl的脉冲，作为时钟加至ic2和ic3-2的cl端。ic3是双d触发器74ls74,加进的启动脉冲使ic3-1的q变为低电平，使ic2移位寄存器的ld也为低电平，将并
