PC16552D
双通用异步
接收器/发送器与FIFO的²
概述
PC16552D是的PC16550D通用的双通道版本
异步接收器/发送器（UART）。两个串行
渠道是完全独立的，只是为了一个共同的
CPU接口和晶振输入。上电时两个通道
功能上是相同的16450 *。每个通道都可以
与芯片上的发射器和接收器的FIFO（FIFO操作
模式），以减轻CPU过多的软件开销。
在FIFO模式下，每个通道的16个字节的缓冲能力
（位加3位RCVR FIFO中的每个字节的误差数据）的数据
在发射机和接收机。所有的FIFO控制
逻辑是在芯片上，以减少系统开销，最大化
系统效率。
DMA传输的信号是通过两个引脚每
通道（TXRDY和RXRDY）。 RXRDY功能复
一个引脚上的OUT和BAUDOUT功能。
CPU可以选择这些功能通过一个新的
注册（备用功能寄存器）。
每个信道执行对数据的串行 - 并行转换
接收到的字符从外围设备或一个MODEM，
和并行到串行转换的数据字符的时间收到
从CPU。 CPU可以阅读完整的
在任何时间的每个通道的状态。状态报告的信息
包括的传输操作的类型和条件
正在执行由DUART，以及任何错误
条件（奇偶校验，超限，成帧，或间隔中断）。
DUART包括一个可编程的波特率发生器
每个通道。每个是能够分割时钟
输入的除数为1〜（216 b 1分配），并产生一个16台c
时钟驱动变送器内部逻辑。规定是
还包括使用此16台c时钟来驱动接收机
逻辑。的的DUART有完整的调制解调器控制能力，
和一个处理器的中断系统。中断可以被编程
用户的要求，最大限度地减少了计算
需要处理的通信链路。
DUART采用美国国家半导体的制造
先进的M2CMOSTM。
特点
Ÿ双独立的UART
Ÿ能够运行所有现有的16450和PC16550D
软件
Ÿ复位后，所有寄存器都相同的16450寄存器
集
Ÿ84纳秒读取和写入周期时间
Y在FIFO模式发送器和接收器是每个
具有16字节的FIFO缓冲的数量减少
到CPU的中断
Ÿ控股和移位寄存器中的16450模式消除
需要精确的同步CPU之间的
和串行数据
Ÿ添加或删除标准异步通信
或从串行数据位（启动，停止和奇偶校验）
Y独立地控制传输，接收，线路状态，
和数据设置中断
Ÿ可编程的波特率发生器将任何输入时钟
被1至（216 b 1分配），并产生16台c时钟
Ÿ调制解调器控制功能（RTS，CTS，DSR，DTR，RI，
DCD）
Ÿ完全可编程的串行接口特性：
D 5 - ，6 - ，7 - ，或8位字符
Ð即使，奇或无奇偶校验位的产生和检测
Ð1 - ，1（/ 2 - ，或2 - 点位生成
Ð16 C时钟的波特率产生（DC到1.5M波特）
Ÿ错误的起始位检测
Ÿ完善的状态报告功能
Ŷ的TRI-STATEÉTTL驱动器的数据总线和控制总线
Y线断线的产生和检测
Y内部故障诊断功能：
Ð环回控制通信链路的故障
隔离
Ð断裂，奇偶校验，超限，成帧误差仿真
Y全优先级中断系统控制
*也可以重置为16450模式下
