原厂原包装，环保现货
联系电话：0755-8322 5385 0755-8277 7362
李先生：13691912091 QQ：1648252878
黄小姐：15012797976 QQ：1311044072
MSN:ltz52099@hotmail.com
邮箱：lailier@yahoo.cn
标准包装 75
类别 集成电路 (IC)
家庭 PMIC - 电源分配开关
系列 -
包装 管件
类型 高端开关
输出数 1
Rds (On) 135 毫欧
内部开关 是
电流限制 1A
电压 - 输入 2.7 V ~ 5.5 V
工作温度 -40°C ~ 85°C
安装类型 表面贴装
封装/外壳 8-SOIC（0.154"，3.90mm 宽）
台积电正多管齐下打造兼顾效能与功耗的新世代处理器。为优化处理器性能并改善电晶体漏电流问题，台积电除携手矽智财(IP)业者，推进鳍式电晶体(FinFET)制程商用脚步外，亦计划从晶圆导线(Interconnect)和封装技术着手，加速实现三维晶片(3D IC)；同时也将提早布局新一代半导体材料，更进一步提升电晶体传输速度。
台积电先进元件科技暨TCAD部门总监Carlos H. Diaz提到，台积电亦已开始布局10奈米制程，正积极开发相关微影技术。
台积电先进元件科技暨技术型电脑辅助设计(TCAD)部门总监Carlos H. Diaz表示，由于行动处理器须兼具高效能、低功耗价值，且每一代产品更迭迅速，因此晶圆厂已不能单纯从制程微缩的角度出发，必须着眼晶圆制程相关的各个环节，方能满足IC设计业者需求。基于此一概念，台积电将同步改良电晶体、导线及封装结构，以提高晶片电晶体密度、传输速度，并降低漏电流。
Diaz指出，台积电将一改过去花2年时间跨入下一个制程世代的规画，2014年发表20奈米(nm)方案后，将提早1年在2015年推出16奈米FinFET，以3D结构增加电晶体密度并减少漏电流情形。该公司正携手安谋国际(ARM)、Imagination推动FinFET试产，并加紧研发水浸润式微影(Water Immersion Lithography)双重曝光(Double-patterning)技术，以及极紫外光(EUV)单曝光(Single Exposure)，期提早跨越量产成本门槛。
Diaz也透露，就目前与Imagination的技术合作进展来看，预估2015年16奈米FinFET正式上市后，相较于现有28奈米处理器，内建GPU将达到十倍以上的每秒浮点运算次数(FLOPS)，并将扩增四倍以上频宽，有助在更小的GPU单位面积下，激发更多运算效能。
