AM69A中文资料适用于 1-12 个摄像头、自主移动机器人、机器视觉、移动 DVR、AI 盒的 32TOPS 视觉 SoC数据手册TI规格书

描述 Description

AM69 可扩展处理器系列采用不断发展的 Jacinto™ 7 架构，面向智能视觉摄像头应用，基于 TI 在视觉处理器市场上十多年所积累的广泛先进市场知识而构建。AM69x 系列专为工厂自动化、楼宇自动化和其他市场中广泛的成本敏感型高性能计算应用而构建。

AM69 以业界卓越的功耗/性能比为传统和深度学习算法提供高性能计算技术，并且系统集成度高，可为高级视觉摄像头应用实现可扩展性和更低的成本。关键内核包括用于常规计算的新款 Arm 和 GPU 处理器、具有标量和矢量内核的下一代 DSP、专用深度学习和传统算法加速器、集成的下一代成像子系统 (ISP)、视频编解码器和隔离式 MCU 岛。所有这些都由工业级安全硬件加速器提供保护。

通用计算内核和集成概述：Arm® Cortex®-A72 的两个四核集群配置（共 8 个内核）有助于实现多操作系统应用，且对软件管理程序的需求非常低。最多两个双核（共 4 个内核）Arm® Cortex®-R5F 子系统能够管理低级的时序关键型处理任务，使 Arm® Cortex®-A72 内核不受应用的影响。TI 的第 7 代 ISP 以现有出色的 ISP 为基础，能够灵活地处理更广泛的传感器套件，支持更高的位深度，并且具有面向分析应用的特性。集成的诊断和安全功能可支持高达 SIL-2 级别的运行，同时集成的安全功能可保护数据免受现代攻击。CSI2.0 端口支持多传感器输入。

主要高性能内核概述：C7000™ DSP 下一代内核（“C7x”）将 TI 先进的 DSP 和 EVE 内核整合到性能更高的单个内核中，并增加了浮点矢量计算功能，可实现对旧代码的向后兼容性，同时简化软件编程。即使在 105°C 和 125°C 的最坏情况结温下运行，四个“MMA”深度学习加速器也可在业界超低功率范围内实现高达 32 万亿次每秒运算 (TOPS) [每内核 8TOPS] 的性能。专用的视觉硬件加速器可提供视觉预处理，而不会影响系统性能。C7x/MMA 内核仅可用于 AM69 级处理器中的深度学习功能。

特性 Features

Processor cores:
• 2MB shared L2 cache per quad-core Cortex®-A72 cluster
• Up to Four Deep Learning Accelerators:
• Total of 32 Trillion Operations Per Second (32 TOPS)
• Dual-core Arm Cortex-R5F MCUs at up to 1.0 GHz in General Compute partition with FFI
• Dual-core Arm® Cortex®-R5F MCUs at up to 1.0 GHz to support Device Management
• Up to two Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators
• Support for up to 16-bit input RAW format
• Output color format : 8-bits, 12-bits, and YUV 4:2:2, YUV 4:2:0, RGB, HSV/HSL
• GPU IMG BXS-64-4, 256kB Cache, up to 800 MHz, 50 GFLOPS, 4 GTexels/s
• Display subsystem supports:
• Up to two DSI 4L TX (up to 2.5K)
• One DPI 24-bit RGB parallel interface
• Safety features such as freeze frame detection and MISR data check
• 3D Graphics Processing Unit
• 50 GFLOPS, 4 GTexels/s
• Supports at least 2 composition layers
• Supports ARGB32, RGB565 and YUV formats
• OpenGL ES 3.1, Vulkan 1.2
• Three CSI2.0 4L Camera Serial interface RX (CSI-RX) plus two CSI2.0 4L TX (CSI-TX) with DPHY
• Support for 1,2,3, or 4 data lane mode up to 1.5Gbps
• Virtual Channel support (up to 16)
• Two Video Encoder/Decoder Modules
• Support for H.264 BaseLine/Main/High Profiles at Level 5.2
• Each module supports 4K60 H.264/H.265 Encode/Decode (up to 480 MP/s)
• Up to 8MB of on-chip L3 RAM with ECC and coherency
• Shared coherent cache
• Up to Four External Memory Interface (EMIF) module with ECC
• Supports speeds up to 4266 MT/s
• General-Purpose Memory Controller (GPMC)
• AEC-Q100 qualified on part number variants ending in Q1 Device security:
• Customer programmable root key, up to RSA-4K or ECC-512
• Crypto hardware accelerators – PKA with ECC, AES, SHA, RNG, DES and 3DES High speed serial interfaces:
• Two ports support 5Gb, 10Gb USXGMII or 5Gb XFI
• All ports can support QSGMII. A maximum of 2 QSGMII can be enabled and uses all 8 internal lanes. 1 QSGMII interfaces uses 4 internal lanes.
• Up to 4x2-L/2x4L PCI-Express (PCIe) Gen3 controllers
• One USB 3.0 dual-role device (DRD) subsystem
• Supports Type-C switching
• Two RGMII/RMII interfaces Automotive interfaces:
• Five Multichannel Audio Serial Port (MCASP) modules Flash memory interfaces:
• One Secure Digital 3.0 / Secure Digital Input Output 3.0 interfaces (SD3.0/SDIO3.0
• Two independent flash interfaces configured as
• One QSPI flash interface
• 16-nm FinFET technology
• Functional Safety support up to ASIL-D
• Flexible mapping to support different use cases