AM5K2E04中文资料Sitara 处理器：四核 Arm Cortex-A15数据手册TI规格书

描述 Description

AM5K2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架构的高性能器件，该器件集成了性能最优的 Cortex-A15 处理器双核或四核 CorePac可以高达 1.4GHz 的内核速度运行。 TI 的 AM5K2E0x 器件实现了一套易于使用的高性能、低功耗平台，可供企业级网络终端设备、数据中心网络、航空电子设备和国防、医疗成像、测试和自动化等诸多应用领域的开发人员使用。 TI 的 KeyStone II 架构提供了一套集成有 ARM CorePac、(Cortex-A15 处理器四核 CorePac）、网络处理等各类子系统的可编程平台，并且采用了基于队列的通信系统，使得器件资源能够高效且无缝地运作。 这种独特的器件架构中还包含一个 TeraNet 交换机，该交换机可将从可编程内核到高速 IO 的各类系统元素广泛融合，确保它们以最高效率持续运作。 AM5K2E0x KeyStone II 器件集成了大量的片上存储器。 每个 Cortex-A15 处理器内核均有 32KB 的 L1 数据缓存和 32KB 的 L1 指令缓存。 ARM CorePac 中多达 4 个 Cortex A15 内核共享 4MB L2 缓存。 该器件还集成了 2MB 的多核共享存储器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存储器均包含错误检测与错误校正功能。 该器件包含一个以 1600MTPS 传输速率运行的 64 位 DDR-3（72 位，支持 ECC）外部存储器接口 (EMIF)，用于快速访问外部存储器。 该器件使得开发人员能够使用多种开发和调试工具，其中包括 GNU GCC、GDB、开源 Linux 以及基于 Eclipse 的调试环境，该调试环境可通过包括 TI 业界领先的 IDE Code Composer Studio 在内的各种 Eclipse 插件实现内核和用户空间调试。

特性 Features

• ARM Cortex-A15 MPCore CorePac
• 所有 Cortex-A15 处理器内核共享 4MB L2 缓存
• 每个内核具有 32KB L1 指令和数据缓存
• 多核共享存储器控制器 (MSMC)
• SRAM 和 DDR3_EMIF 的存储器保护单元
• 多核导航器
• 1 个基于数据包的直接存储器访问 (DMA) 引擎，可实现零开销传输
• 网络协处理器
• 传输面 IPsec，GTP-U，SCTP，PDCP
• 每秒 1.5M 数据包速率下的线速吞吐量达 1Gbps
• 安全加速器引擎可支持
• ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5
• 以太网子系统
• 支持 IEEE1588 V2 (Annex D/E/F)
• 音频/视频桥接 (802.1Qav/D6.0)
• 差分服务代码点 (DSCP) 优先级映射
• 外设
• 双通道（每个控制器）
• 1 个 HyperLink
• 高达 50Gbaud 的传输速率
• 10 千兆位以太网 (10-GbE) 交换子系统
• 支持 IEEE1588 V2 (Annex D/E/F)
• 1 个 72 位 DDR3/DDR3L 接口，在 DDR3 模式下的速度高达 1600MTPS
• 2 个 USB 2.0/3.0 控制器
• 2 个 UART 接口
• 32 个通用输入输出 (GPIO) 引脚
• 1 个 TSIP
• 支持双通道，每个通道的速率可为 32.768/16.384/8.192Mbps
• 系统资源
• SmartReflex 自动电压调节
• 12 个 64 位定时器
• 商用温度范围：
• 扩展温度范围：
• -40ºC 至 100ºC

应用 Application

航空电子设备与国防
通信
工业自动化
自动化和过程控制
服务器
企业网络
云计算基础设施